i2c的verilog代码，写明注释

以下是一个简单的I2C接口的Verilog代码，注释在代码中：

module i2c_interface(
  input i2c_clk, // I2C时钟信号
  input i2c_rst, // I2C复位信号
  input i2c_sda, // I2C数据信号
  output reg i2c_scl // I2C时钟输出信号
);

  // 定义I2C状态机的状态
  parameter IDLE = 2'b00; // 空闲状态
  parameter START = 2'b01; // 启动状态
  parameter ADDRESS = 2'b10; // 地址状态
  parameter DATA = 2'b11; // 数据状态

  // 定义I2C状态机的变量
  reg [1:0] state; // 当前状态
  reg [7:0] data_out; // 数据输出
  reg [7:0] data_in; // 数据输入
  reg start_bit; // 启动位
  reg stop_bit; // 停止位
  reg ack_bit; // 确认位
  reg [2:0] bit_count; // 位计数

  // 初始化I2C状态机
  initial begin
    state <= IDLE;
    start_bit <= 0;
    stop_bit <= 0;
    ack_bit <= 0;
    bit_count <= 0;
  end

  // I2C状态机
  always @(posedge i2c_clk or posedge i2c_rst) begin
    if (i2c_rst) begin
      state <= IDLE;
      start_bit <= 0;
      stop_bit <= 0;
      ack_bit <= 0;
      bit_count <= 0;
    end else begin
      case (state)
        IDLE: begin
          if (start_bit) begin
            i2c_scl <= 1;
            state <= START;
          end
        end
        START: begin
          i2c_sda <= 0;
          i2c_scl <= 0;
          state <= ADDRESS;
        end
        ADDRESS: begin
          i2c_sda <= data_out[bit_count];
          i2c_scl <= 1;
          if (bit_count == 7) begin
            state <= DATA;
            bit_count <= 0;
          end else begin
            bit_count <= bit_count + 1;
          end
        end
        DATA: begin
          if (ack_bit) begin
            i2c_sda <= data_out[bit_count];
            i2c_scl <= 1;
            if (bit_count == 7) begin
              stop_bit <= 1;
              state <= IDLE;
            end else begin
              bit_count <= bit_count + 1;
            end
          end else begin
            i2c_scl <= 0;
            ack_bit <= i2c_sda;
          end
        end
      endcase
    end
  end

endmodule

注释中解释了各个信号和变量的作用以及I2C状态机的状态转移过程。请注意，这只是一个简单的示例代码，实际应用中可能需要更多的控制逻辑和状态转移。