仿真代码:verilog设计一个数字秒表，其计时范围从000.0-999.9秒，使用四位数码管显示。具有复位开关，启停开关

好的，下面是Verilog代码：

module stopwatch(
    input clk,
    input reset,
    input start_stop,
    output reg [3:0] digit_select,
    output reg [6:0] segment_output
);

reg [19:0] count = 20'd0;
reg [3:0] counter = 4'b0000;
reg [3:0] sec = 4'b0000;
reg [3:0] frac_sec = 4'b0000;
reg running = 1'b0;

always @ (posedge clk) begin
    if (reset) begin
        count <= 20'd0;
        counter <= 4'b0000;
        sec <= 4'b0000;
        frac_sec <= 4'b0000;
        running <= 1'b0;
    end else if (start_stop) begin
        running <= ~running;
    end
    
    if (running) begin
        count <= count + 1;
        
        if (count == 20'd50000000) begin
            count <= 20'd0;
            frac_sec <= frac_sec + 4'b0001;
            if (frac_sec == 4'd10) begin
                frac_sec <= 4'd0;
                sec <= sec + 4'b0001;
                if (sec == 4'd10) begin
                    sec <= 4'd0;
                    counter <= counter + 4'b0001;
                    if (counter == 4'd10) begin
                        counter <= 4'd0;
                    end
                end
            end
        end
    end
end

assign digit_select = ~counter[3:0];
always @* begin
    case (digit_select)
        4'b0000: segment_output = 7'b0000001; // 0
        4'b0001: segment_output = 7'b1001111; // 1
        4'b0010: segment_output = 7'b0010010; // 2
        4'b0011: segment_output = 7'b0000110; // 3
        4'b0100: segment_output = 7'b1001100; // 4
        4'b0101: segment_output = 7'b0100100; // 5
        4'b0110: segment_output = 7'b0100000; // 6
        4'b0111: segment_output = 7'b0001111; // 7
        4'b1000: segment_output = 7'b0000000; // 8
        4'b1001: segment_output = 7'b0001100; // 9
        default: segment_output = 7'b1111111;
    endcase
end

assign segment_output[6] = running;
assign segment_output[5] = frac_sec[3];
assign segment_output[4] = sec[0];
assign segment_output[3] = sec[1];
assign segment_output[2] = sec[2];
assign segment_output[1] = counter[2];
assign segment_output[0] = counter[3];

endmodule

该模块包含一个时钟输入`clk`、复位输入`reset`、启停输入`start_stop`、四位数字位选输出`digit_select`和七位数码管段选输出`segment_output`。使用一个20位计数器实现计时，每当计数器达到50000000时，分别更新秒的整数部分`sec`、秒的小数部分`frac_sec`和四位数码管的值。启停开关控制计时器是否运行，复位开关用于将计时器复位为0。

由于数码管需要显示秒表的时间，因此需要将计数器的值分解为秒的整数部分、秒的小数部分和四位数码管的值。其中，秒的小数部分每50000000时钟周期加1，需要用到一个4位计数器`frac_sec`来计数；秒的整数部分每10个小数部分时加1，需要用到一个4位计数器`sec`来计数；四位数码管的值需要根据四位数字位选信号`digit_select`来选择输出，根据对应的数码管段选编码来输出。

同时，为了显示秒表正在运行的状态，我们可以将小数点设置为一个闪烁的标志，表示计时器正在运行。最后，由于是共阴极数码管，需要将`segment_output`取反输出。