根据提示，,完成8位串入并出移位寄存器（左移）的建模，采用低电平同步复位。 1位输入端口sin：串行输入数据。 1位输入端口rd：用于控制移位寄存器中数据的并行读出。rd = 1时，并行读出数据；否则，不读出数据。 8位输出端口sout：并行输出数据。

好的，这里是一个带有控制信号的移位寄存器的建模代码：

module shift_register(input clk, input reset, input sin, input rd, output reg [7:0] sout);
    reg [7:0] register [0:7];  // 定义8位寄存器数组

    always @(posedge clk) begin
        if (reset == 0) begin  // 当复位信号为低电平时，清空寄存器
            for (int i = 0; i < 8; i = i + 1) begin
                register[i] = 0;
            end
        end
        else begin
            // 左移操作，最高位舍弃，最低位填充输入数据的最高位
            for (int i = 0; i < 7; i = i + 1) begin
                register[i] = register[i + 1];
            end
            register[7] = sin;
        end
    end

    always @(*) begin
        if (rd == 1) begin  // 并行读出数据
            sout = register[7:0];
        end
    end
endmodule

这个代码实现了一个带有控制信号的移位寄存器，使用低电平同步复位信号。当复位信号为低电平时，寄存器清空；当复位信号为高电平时，寄存器执行左移操作，并将输入数据的最高位填充到寄存器的最低位。当控制信号 `rd` 为1时，输出寄存器的所有数据。最终输出寄存器的所有数据。