TTL的uart时序图 电气规则

时间: 2023-08-06 18:07:03 浏览: 47
TTL(Transistor-Transistor Logic)是一种数字电路技术,常用于嵌入式系统中的串口通信。TTL串口通信使用的是异步串口通信协议,其时序图如下: ![TTL串口通信时序图](https://img-blog.csdnimg.cn/img_convert/9c7f0cbf1245f2b0c5cd9e7e0d2a2c1d.png) 如图所示,TTL串口通信包括发送和接收两个阶段。发送端通过TXD引脚向外部设备发送数据,接收端通过RXD引脚接收数据。 在发送数据时,首先发送端将数据写入发送缓冲区,然后启动发送操作。发送操作会将数据按照一定的格式发送出去,包括起始位、数据位、校验位和停止位。发送数据的时序和电平规则如下: 1. 起始位:发送端在发送数据前,会先发送一个高电平起始位(即逻辑0)。起始位的作用是告诉接收端数据的传输开始了。 2. 数据位:随后发送端按照数据位的顺序,将数据逐位发送出去。数据位的时序和电平规则是:每个数据位之间都有一个固定的时间间隔,可以是一个或多个波特率周期;逻辑1的电平是高电平,逻辑0的电平是低电平。 3. 校验位:发送端可以选择是否加入一个校验位,用于检测数据传输是否出现错误。校验位的时序和电平规则与数据位相同。 4. 停止位:在发送完最后一个数据位后,发送端会发送一个低电平停止位(即逻辑1)。停止位的作用是告诉接收端数据的传输结束了。 在接收数据时,接收端会在RXD引脚上检测数据的起始位,并根据起始位开始接收数据。接收数据的时序和电平规则如下: 1. 起始位:接收端在RXD引脚检测到一个低电平起始位后,开始接收数据。 2. 数据位:接收端按照数据位的顺序,逐位接收数据。数据位的时序和电平规则与发送端相同。 3. 校验位:如果发送端在发送数据时加入了校验位,接收端需要在接收完数据后,根据校验位检测数据传输是否出现错误。 4. 停止位:接收完最后一个数据位后,接收端会检测到一个高电平停止位。停止位的作用是告诉接收端数据的传输结束了。 电气规则主要包括以下几点: 1. 逻辑1的电平为高电平,逻辑0的电平为低电平。 2. 发送端和接收端的电平范围为0-5V,其中2.4V以下为逻辑0,2.4V以上为逻辑1。 3. 发送端和接收端的输出和输入阻抗应该匹配,以避免信号反射和降噪。 4. 发送端和接收端的电源应该稳定,以避免信号干扰和失真。 5. 发送端和接收端的地线应该共用,以避免地线偏移和信号失真。

相关推荐

最新推荐

recommend-type

串口、COM口、UART口,TTL、RS-232、RS-485这么多接口,怎么区分

调试时总是会遇到各种各样的接口,各种各样的转换板,似懂非懂的感觉很不爽! 首先,串口、UART口、COM口、USB口是指的物理接口形式(硬件)。而TTL、RS-232、RS-485是指的电平标准(电信号)。
recommend-type

xilinx,zynq uart16550开发手册

xilinx,zynq uart16550开发手册,zynq高速串口,uart16550,fpga配置总线串口,完全由arm操作串口。
recommend-type

基于Lua脚本语言的嵌入式UART通信的实现

本文提出了一种基于Lua脚本语言的解决方案,可有效地提高IED装置对各种类型串口数据报文帧格式的适应性。
recommend-type

verilog实现的UART(带中断、奇偶校验、帧错误)

input wire clk, //50MHz input wire rst_n, input wire rx_in, //串行输入
recommend-type

在STM32上通过UART+DMA实现One-Wire总线

One-wire总线使用一根并联总线完成对于多个设备的访问,通过上拉的OD门实现多设备的读写操作,通过ID区别设备,通过CRC5完成数据校验。
recommend-type

zigbee-cluster-library-specification

最新的zigbee-cluster-library-specification说明文档。
recommend-type

管理建模和仿真的文件

管理Boualem Benatallah引用此版本:布阿利姆·贝纳塔拉。管理建模和仿真。约瑟夫-傅立叶大学-格勒诺布尔第一大学,1996年。法语。NNT:电话:00345357HAL ID:电话:00345357https://theses.hal.science/tel-003453572008年12月9日提交HAL是一个多学科的开放存取档案馆,用于存放和传播科学研究论文,无论它们是否被公开。论文可以来自法国或国外的教学和研究机构,也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire
recommend-type

实现实时数据湖架构:Kafka与Hive集成

![实现实时数据湖架构:Kafka与Hive集成](https://img-blog.csdnimg.cn/img_convert/10eb2e6972b3b6086286fc64c0b3ee41.jpeg) # 1. 实时数据湖架构概述** 实时数据湖是一种现代数据管理架构,它允许企业以低延迟的方式收集、存储和处理大量数据。与传统数据仓库不同,实时数据湖不依赖于预先定义的模式,而是采用灵活的架构,可以处理各种数据类型和格式。这种架构为企业提供了以下优势: - **实时洞察:**实时数据湖允许企业访问最新的数据,从而做出更明智的决策。 - **数据民主化:**实时数据湖使各种利益相关者都可
recommend-type

用matlab绘制高斯色噪声情况下的频率估计CRLB,其中w(n)是零均值高斯色噪声,w(n)=0.8*w(n-1)+e(n),e(n)服从零均值方差为se的高斯分布

以下是用matlab绘制高斯色噪声情况下频率估计CRLB的代码: ```matlab % 参数设置 N = 100; % 信号长度 se = 0.5; % 噪声方差 w = zeros(N,1); % 高斯色噪声 w(1) = randn(1)*sqrt(se); for n = 2:N w(n) = 0.8*w(n-1) + randn(1)*sqrt(se); end % 计算频率估计CRLB fs = 1; % 采样频率 df = 0.01; % 频率分辨率 f = 0:df:fs/2; % 频率范围 M = length(f); CRLB = zeros(M,1); for
recommend-type

JSBSim Reference Manual

JSBSim参考手册,其中包含JSBSim简介,JSBSim配置文件xml的编写语法,编程手册以及一些应用实例等。其中有部分内容还没有写完,估计有生之年很难看到完整版了,但是内容还是很有参考价值的。