Verilog生成一个流水灯代码

下面是一个简单的Verilog代码，用于生成流水灯：

module shift_register(
  input clk, // 时钟信号
  input rst, // 复位信号
  output reg [7:0] led // 输出信号，控制LED灯
);

reg [7:0] shift_reg; // 移位寄存器，用于存储灯的状态

always @(posedge clk or posedge rst) begin
  if (rst) begin // 复位时，将寄存器的值清零
    shift_reg <= 8'b0;
  end else begin // 每次时钟上升沿，将寄存器的值左移一位
    shift_reg <= {shift_reg[6:0], shift_reg[7]};
  end
end

// 将移位寄存器的值输出到LED灯
assign led = shift_reg;

endmodule

这个模块包含一个时钟信号 `clk`，一个复位信号 `rst`，和一个8位的输出信号 `led`，用于控制LED灯。每次时钟上升沿，移位寄存器中的值向左移动一位，然后将移位寄存器的值输出到LED灯。复位信号 `rst` 用于将移位寄存器的值清零，重新开始流水灯的循环。