怎么写Makefile文件，连续编译两个.C

您好，让我来回答您的问题。

Makefile 是一种自动化工具，用于管理和编译源代码。在 Makefile 中，我们可以定义一系列规则，指定编译的依赖关系和执行的命令。接下来是一个简单的 Makefile 示例，用于编译两个 .C 文件：

CC = gcc
CFLAGS = -Wall

all: program

program: file1.o file2.o
    $(CC) $(CFLAGS) -o program file1.o file2.o

file1.o: file1.c
    $(CC) $(CFLAGS) -c file1.c

file2.o: file2.c
    $(CC) $(CFLAGS) -c file2.c

clean:
    rm -f program *.o

在这个 Makefile 中，我们定义了以下几个规则：

- `CC` 和 `CFLAGS` 分别是编译器和编译选项。
- `all` 是默认的目标，它依赖于 `program`。
- `program` 是最终的可执行程序，它依赖于 `file1.o` 和 `file2.o`。
- `file1.o` 和 `file2.o` 分别是两个源文件的目标文件，它们分别依赖于对应的源文件。
- `clean` 是一个清理目标，用于删除生成的可执行程序和目标文件。

要使用这个 Makefile，只需执行 `make` 命令即可。它会自动编译所有需要更新的文件。如果您只需要编译特定的目标，可以执行 `make program` 命令。

希望这个示例可以帮助您编写 Makefile 文件。如果您有任何其他问题，请随时问我。