多功能数字钟verilog

以下是一个基本的多功能数字时钟的 Verilog 代码，它可以显示当前的小时、分钟和秒数，还可以设置闹钟和计时器功能。

module clock (
    input clk, // 输入时钟信号
    input reset, // 复位信号
    input set_time, // 设置时间信号
    input set_alarm, // 设置闹钟信号
    input set_timer, // 设置计时器信号
    input start_stop, // 启动/停止计时器信号
    output reg [3:0] hour, // 小时显示
    output reg [5:0] minute, // 分钟显示
    output reg [5:0] second, // 秒钟显示
    output reg [5:0] alarm_minute, // 闹钟分钟设置
    output reg [5:0] alarm_hour, // 闹钟小时设置
    output reg [1:0] timer_mode, // 计时器模式：0-秒，1-分，2-时
    output reg [5:0] timer_value, // 计时器当前值
    output reg [2:0] state // 状态机状态：0-显示时间，1-显示闹钟设置，2-显示计时器设置，3-计时器运行中
);

// 内部参数
parameter MINUTE_MAX = 59;
parameter HOUR_MAX = 23;
parameter SECOND_MAX = 59;

// 内部寄存器
reg [3:0] hour_reg;
reg [5:0] minute_reg;
reg [5:0] second_reg;
reg [5:0] alarm_minute_reg;
reg [5:0] alarm_hour_reg;
reg [1:0] timer_mode_reg;
reg [5:0] timer_value_reg;

// 初始化内部寄存器
initial begin
    hour_reg = 0;
    minute_reg = 0;
    second_reg = 0;
    alarm_minute_reg = 0;
    alarm_hour_reg = 0;
    timer_mode_reg = 0;
    timer_value_reg = 0;
    state = 0;
end

// 状态机
always @ (posedge clk or posedge reset) begin
    if (reset) begin
        state <= 0;
        hour_reg <= 0;
        minute_reg <= 0;
        second_reg <= 0;
        alarm_minute_reg <= 0;
        alarm_hour_reg <= 0;
        timer_mode_reg <= 0;
        timer_value_reg <= 0;
    end else begin
        case (state)
            0: begin // 显示时间
                if (set_time) begin
                    state <= 1;
                end else if (set_alarm) begin
                    state <= 2;
                end else if (set_timer) begin
                    state <= 3;
                end else begin
                    state <= 0;
                end
            end
            1: begin // 设置闹钟
                if (set_alarm) begin
                    state <= 0;
                end else begin
                    state <= 1;
                end
            end
            2: begin // 设置计时器
                if (set_timer) begin
                    state <= 0;
                end else begin
                    state <= 2;
                end
            end
            3: begin // 计时器运行中
                if (start_stop) begin
                    state <= 0;
                end else begin
                    state <= 3;
                end
            end
        endcase
    end
end

// 时钟计数器
always @ (posedge clk or posedge reset) begin
    if (reset) begin
        hour_reg <= 0;
        minute_reg <= 0;
        second_reg <= 0;
    end else begin
        if (second_reg == SECOND_MAX) begin
            second_reg <= 0;
            if (minute_reg == MINUTE_MAX) begin
                minute_reg <= 0;
                if (hour_reg == HOUR_MAX) begin
                    hour_reg <= 0;
                end else begin
                    hour_reg <= hour_reg + 1;
                end
            end else begin
                minute_reg <= minute_reg + 1;
            end
        end else begin
            second_reg <= second_reg + 1;
        end
    end
end

// 闹钟触发
always @ (posedge clk or posedge reset) begin
    if (reset) begin
        hour_reg <= 0;
        minute_reg <= 0;
        second_reg <= 0;
    end else begin
        if (hour_reg == alarm_hour_reg && minute_reg == alarm_minute_reg) begin
            // 触发闹钟
        end
    end
end

// 计时器计数器
always @ (posedge clk or posedge reset) begin
    if (reset) begin
        timer_value_reg <= 0;
    end else begin
        if (start_stop) begin
            case (timer_mode_reg)
                0: begin // 秒计时
                    if (timer_value_reg == SECOND_MAX) begin
                        timer_value_reg <= 0;
                    end else begin
                        timer_value_reg <= timer_value_reg + 1;
                    end
                end
                1: begin // 分计时
                    if (timer_value_reg == MINUTE_MAX) begin
                        timer_value_reg <= 0;
                    end else begin
                        timer_value_reg <= timer_value_reg + 1;
                    end
                end
                2: begin // 时计时
                    if (timer_value_reg == HOUR_MAX) begin
                        timer_value_reg <= 0;
                    end else begin
                        timer_value_reg <= timer_value_reg + 1;
                    end
                end
            endcase
        end else begin
            timer_value_reg <= timer_value_reg;
        end
    end
end

// 输出显示值
assign hour = hour_reg;
assign minute = minute_reg;
assign second = second_reg;
assign alarm_minute = alarm_minute_reg;
assign alarm_hour = alarm_hour_reg;
assign timer_mode = timer_mode_reg;
assign timer_value = timer_value_reg;

这个代码中包含一个状态机和多个计数器，用于处理时钟、闹钟和计时器功能。在时钟计数器中，它会在每个时钟周期计算并更新小时、分钟和秒钟的显示值。在闹钟触发器中，它会检查当前时间是否与设置的闹钟时间匹配，如果匹配则触发闹钟。在计时器计数器中，它会根据计时器模式递增计时器值，并在启动/停止信号触发时暂停计时器。

这只是一个基本的示例，你可以根据自己的需求进行修改和扩展。