axiuartlite库函数

axiuartlite库函数可以在Vivado设计套件中的IP库中找到。你可以通过导入axi_uartlite的测试用例来查看库函数的使用方法。首先，点击axi_uartlite IP对应的Import Examples工程，导入xuartlite_polled_example工程。然后观察bsp文件夹和pl文件夹，其中pl文件夹包含了PL端生成的各种IP核的库函数，其中可能包含uartlite_v3_2库函数。在Procise软件中，通过使用Vivado的操作，你可以搜索Xilinx SDK工程下以"_bsp"结尾的文件夹，并将其驱动程序复制到Procise工程SDK的FM_QL_bsp文件夹下的pl文件夹中。另外，你也可以按照以下步骤来生成HDL顶层文件、生成Bit文件并导出到硬件中，最后加载SDK工程。注意，在导出硬件时需要勾选"Include bitstream"选项。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *2* *3* [AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源](https://blog.csdn.net/m0_47359853/article/details/127852885)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 100%"]
[ .reference_list ]