片上网络路由器的数字IC设计，用verilog代码怎样实现呢，具体的实现步骤以及程序代码和论文怎么编写呢

实现步骤：

1. 确定设计需求和功能，例如需要设计的路由器需要支持哪些协议、路由算法等。

2. 根据需求确定设计架构，将整个设计分为模块，并确定每个模块的输入、输出和功能。

3. 编写每个模块的Verilog代码，包括模块的功能实现和模块之间的接口。

4. 进行模块级仿真，验证每个模块的功能是否正确。

5. 将各个模块组合起来，进行系统级仿真，验证整个路由器的功能是否正确。

6. 进行综合和布局布线，生成最终的芯片设计文件。

7. 进行后端仿真，验证芯片的时序、功耗等性能是否满足要求。

8. 将设计文档和仿真结果编写成论文。

以下是一个简单的片上网络路由器的Verilog代码：

module router(input clk, input rst, input [7:0] in_data, input [3:0] in_port, output reg [7:0] out_data, output reg [3:0] out_port);
  reg [7:0] routing_table[15:0];
  reg [7:0] dest_addr;
  reg [3:0] dest_port;
  integer i;
  
  always @(posedge clk) begin
    if(rst) begin
      out_data <= 0;
      out_port <= 0;
    end else begin
      dest_addr <= in_data;
      for(i = 0; i < 16; i = i + 1) begin
        if(dest_addr[i:i] == routing_table[i][7:0]) begin
          dest_port <= routing_table[i][3:0];
          break;
        end
      end
      out_data <= in_data;
      out_port <= dest_port;
    end
  end
  
  initial begin
    routing_table[0] = 8'b00000000;
    routing_table[1] = 8'b00000001;
    routing_table[2] = 8'b00000010;
    routing_table[3] = 8'b00000011;
    routing_table[4] = 8'b00000100;
    routing_table[5] = 8'b00000101;
    routing_table[6] = 8'b00000110;
    routing_table[7] = 8'b00000111;
    routing_table[8] = 8'b00001000;
    routing_table[9] = 8'b00001001;
    routing_table[10] = 8'b00001010;
    routing_table[11] = 8'b00001011;
    routing_table[12] = 8'b00001100;
    routing_table[13] = 8'b00001101;
    routing_table[14] = 8'b00001110;
    routing_table[15] = 8'b00001111;
  end
endmodule

该路由器实现了一个简单的路由表，根据输入数据的前4位确定输出端口。可以通过改变路由表的值来模拟不同的路由算法。