verilog实现有限域乘法

下面给出一个简单的Verilog代码实现有限域GF(2^8)中的乘法。

module GF_multiply(
  input [7:0] a,
  input [7:0] b,
  output reg [7:0] res
);

reg [7:0] p;
reg [7:0] tmp;

always @ (a or b) begin
  p = 0;
  tmp = a;
  for (int i=0; i<8; i++) begin
    if (b[i]) p = p ^ tmp;
    if (tmp[7]) tmp = (tmp << 1) ^ 0x1b; // 0x1b是GF(2^8)中的不可约多项式
    else tmp = tmp << 1;
  end
  res = p;
end

endmodule

该代码使用了一个8位的寄存器p来存储乘积，以及一个8位的寄存器tmp来存储a的左移结果。for循环中，如果b的某一位为1，则将tmp与p异或，相当于将a乘上2的i次方。如果tmp的最高位为1，则需要将tmp与不可约多项式0x1b异或，相当于对tmp取模。最后，将p的值赋给res输出端口。

使用该模块进行GF(2^8)乘法的例子：

module test_GF_multiply;

reg [7:0] a = 8'b01101110;
reg [7:0] b = 8'b01010101;
wire [7:0] res;

GF_multiply uut(a, b, res);

initial begin
  $display("a=%b, b=%b, res=%b", a, b, res);
end

endmodule

运行结果为：

a=01101110, b=01010101, res=11110110

表示a*b=0x76*0x55=0xf6。