计算机组成原理存储器实验小结

本次实验是以存储器为主题的计算机组成原理实验，通过实验，我深刻理解了存储器的基本原理、分类和工作方式，并掌握了存储器的操作方法。

在实验中，我使用了VHDL语言编写存储器模块，并在FPGA板上进行了验证。我学习了存储器的组成结构，包括地址线、数据线、读写控制信号等，并通过实验了解了存储器的读取和写入操作。

通过实验，我还学习了不同类型的存储器，如SRAM和DRAM，并了解了它们各自的特点和适用场景。在实验中，我实现了SRAM和DRAM的存储器模块，并进行了测试验证。

此外，在实验中，我也了解了存储器的访问速度和延迟时间等重要性能指标，以及如何通过调整时序参数来优化存储器的性能。

总之，此次实验让我深入了解存储器的基本原理和操作方法，并且通过实践手动编写存储器模块，提高了我的实践能力和编程能力。