verilog的数字拼接

在Verilog中，数字可以通过拼接符号“{}”来组合成更大的数字。例如，如果有以下两个数字：

wire [7:0] a = 8'b11001100;
wire [3:0] b = 4'b1010;

我们可以通过拼接这两个数字来得到一个12位的数字：

wire [11:0] c = {a, b};

这将把a的8位和b的4位按顺序拼接起来，得到一个12位的数字c，其中高8位是a的值，低4位是b的值。