某机字长16位，主存总容量为256KB，该主存的地址线、数据线各为（）、（）根。

由于机器字长为16位，说明主存中的每个存储单元可以存储16比特的数据，即2个字节。因此，该主存共有256KB/2B = 128K个存储单元。

对于地址线，由于有128K个存储单元，需要至少17根地址线才能唯一地寻址每个存储单元。因此，该主存的地址线至少为17根。

对于数据线，每个存储单元存储2个字节的数据，需要16根数据线才能同时传输一个存储单元的数据。因此，该主存的数据线为16根。

相关问题

1某计算机字长16位，主存容量128KB，请用16Kx8的静态 RAM 存储芯片和32Kx16的 ROM 芯片，为该机设计一个主存储器。要求18000H~1FFFFH为 ROM 区，其余为 RAM 区。画出存储器结构及其与 CPU 连接的框图。

由于该计算机字长为16位，所以需要使用16位地址线。主存容量为128KB，即2^17个地址，因此需要17根地址线。RAM容量为16Kx8，即2^14个8位字，需要14根地址线和8根数据线。ROM容量为32Kx16，即2^15个16位字，需要15根地址线和16根数据线。

根据要求，18000H~1FFFFH为ROM区，其余为RAM区，因此需要使用地址译码器将地址范围分为两部分。RAM区需要14根地址线和8根数据线，可以使用两片16Kx8的静态RAM存储芯片，组成一个16位宽、2^14个字的RAM区。ROM区需要15根地址线和16根数据线，可以使用一片32Kx16的ROM存储芯片，组成一个16位宽、2^15个字的ROM区。

存储器与CPU的连接框图如下所示：


其中，地址译码器将17位地址线译码为RAM和ROM的使能信号，控制RAM和ROM的读写操作。RAM芯片的8位数据线直接与CPU的数据总线相连，ROM芯片的16位数据线通过数据隔离器与CPU的数据总线相连，以实现对ROM区的只读访问。

已知某计算机字长为8位，现采用半导体存储器作为主存，其地址线为16位。若使用1Kx4的SRAM芯片组成该机所允许的最大主存空间，并采用存储模板结构形式，画出一个模板内各芯片的连接逻辑图

首先，我们需要计算出1Kx4的SRAM芯片的存储容量。其中，1K表示存储器中有1024个存储单元，4表示每个存储单元的位数为4。因此，每个芯片的存储容量为4KB。

接下来，我们需要确定主存所允许的最大空间。由题可知，主存地址线为16位，因此主存的容量为2^16 = 64KB。

因为每个芯片的存储容量为4KB，所以我们需要16个芯片才能达到64KB的存储容量。

接下来，我们使用存储模板结构形式组织这些芯片。存储模板结构是一种将存储器芯片组织为多级结构的方式，其中每个级别的芯片数量相等，每个芯片的输出连接到下一级芯片的输入。

为了组织16个芯片，我们可以采用4级结构。第一级和第二级每级需要4个芯片，第三级需要2个芯片，第四级需要1个芯片。下图展示了这个存储模板结构的逻辑图。

    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
    +-----------+
    | 1Kx4 SRAM |
    +-----------+
          |
          |
          +-----------+
          | 1Kx4 SRAM |
          +-----------+
                |
                |
                +-----------+
                | 1Kx4 SRAM |
                +-----------+

在上图中，每个矩形代表一个1Kx4的SRAM芯片，其中左边的4个矩形代表第一级，中间的4个矩形代表第二级，下面2个矩形代表第三级，最后一个矩形代表第四级。每个矩形中的数字表示该芯片的地址线和数据线的连接方式。

需要注意的是，在这个存储模板结构中，每个芯片的地址线只连接到与其同级的其他芯片，不会连接到其他级别的芯片。因此，存储模板结构中每个芯片的地址线和数据线的位数都是相同的。