74390设计72进制计数器

要设计一个72进制计数器，需要考虑以下几个方面：

1. 确定计数器的位数：由于是72进制计数器，所以每一位需要表示的数值范围为0-71。如果需要计数的最大值为n，那么需要的位数为log72(n+1)。

2. 确定计数器的状态转换：由于是计数器，所以需要确定计数器状态的转换规则。在72进制计数器中，每个数位的状态都是独立的，所以可以设计每个数位单独计数，并且每个数位计数到最大值后会进位到更高位。

3. 确定计数器的输入和输出：计数器的输入可以是一个时钟信号，每次时钟上升沿计数器加1；计数器的输出可以是当前计数器的值，或者是某一位的值。

4. 实现计数器：可以采用组合逻辑或者时序逻辑实现计数器。在组合逻辑中，每个数位的状态只与当前状态和时钟信号有关，可以使用逻辑门和多路选择器实现；在时序逻辑中，每个数位的状态还与上一次状态有关，可以使用锁存器和触发器实现。

综上所述，一个简单的72进制计数器的设计可以采用时序逻辑实现，每个数位使用一个D触发器实现锁存，由于72=2*2*2*3*3，所以可以使用3个2进制计数器和2个3进制计数器分别计数每个数位，每个2进制计数器的最大值为3，每个3进制计数器的最大值为2。具体电路实现可以参考以下图示：

注：图中的“+1”表示一个加1的电路，可以使用半加器或全加器实现。

注意：这只是一个简单的示例，实际设计时需要考虑更多细节和实际应用场景。

相关问题

74161设计99进制计数器

74161是一个4位同步二进制计数器，无法直接设计99进制计数器。要设计99进制计数器，需要将其分解成更小的进制。

99可以分解成3和11，因此可以设计一个3进制计数器和一个11进制计数器，并将它们组合起来形成一个99进制计数器。

对于3进制计数器，我们可以使用74161这个4位计数器，并将其复位电路修改为只有当计数器的值为2时才会复位。这样，计数器的值就会在0、1、2之间循环。

对于11进制计数器，我们需要使用一个5位计数器。可以使用74161和74160这两个计数器组合来实现。具体做法如下：

首先，使用74161作为高位计数器，其Q2输出连接到74160的CLK输入。74161的复位电路不需要做任何修改。

然后，使用74160作为低位计数器，其复位电路需要修改为只有当74161的Q2输出为1时才会复位。这样，当74161计数到3时，74160才会计数一次。

最后，将74161的Q0~Q1输出连接到74160的A0~A1输入，将74160的Q0~Q3输出作为99进制计数器的输出即可。

需要注意的是，由于11不是2的幂，所以这个计数器的计数速度可能会比较慢，需要根据具体应用来选择合适的时钟频率。

74160设计60进制计数器

根据引用[1]，74160是一个计数器模块，可以用于设计60进制计数器。它采用整体反馈置数法，以60进制计数器为例，将59作为置数反馈信号，低位片为9，高位片为5。同时，它还增加了清零信号用于时钟的清零。

具体的设计步骤如下：
1. 使用74160级联：将多个74160计数器级联起来，以扩展计数范围。每个74160计数器都可以计数0到59之间的数字。
2. 设置置数反馈信号：将最高位的74160计数器的置数输入设置为59。这样当计数器计数到59时，会触发置数反馈信号，将计数器清零并将进位信号传递给下一个级联的计数器。
3. 设置低位片和高位片：根据60进制的要求，将低位片设置为9，将高位片设置为5。这样在计数器计数到59时，低位片会计数到9，高位片会计数到5。
4. 添加清零信号：为了方便时钟的清零，可以添加一个清零信号。当清零信号触发时，计数器会立即清零。

通过以上步骤，就可以设计一个74160的60进制计数器。