请分别用Verilog语言的数据流模型和行为级模型写一个四选一选择器

数据流模型:

module four_to_one_mux_df(select, d0, d1, d2, d3, out);
    input [1:0] select;
    input d0, d1, d2, d3;
    output reg out;
    
    assign out = (select == 2'b00) ? d0 :
                 (select == 2'b01) ? d1 :
                 (select == 2'b10) ? d2 : d3;
endmodule

行为级模型:

module four_to_one_mux_beh(select, d0, d1, d2, d3, out);
    input [1:0] select;
    input d0, d1, d2, d3;
    output reg out;
    
    always @(*) begin
        case (select)
            2'b00: out = d0;
            2'b01: out = d1;
            2'b10: out = d2;
            default: out = d3;
        endcase
    end
endmodule