8位流水灯程序verilog_花样流水灯2：双灯左移右移与闪烁

以下是一个基于 Verilog 的双灯左移右移与闪烁的8位流水灯程序：

module double_light_shift_and_blink(clk, rst, led);

input clk, rst;
output reg [7:0] led;

reg [2:0] state;

always @(posedge clk) begin
    if (rst) begin
        state <= 3'b000;
        led <= 8'b00000001;
    end
    else begin
        case(state)
            3'b000: begin
                led <= led << 1;
                state <= 3'b001;
            end
            3'b001: begin
                led <= led << 1;
                state <= 3'b010;
            end
            3'b010: begin
                led <= led >> 1;
                state <= 3'b011;
            end
            3'b011: begin
                led <= led >> 1;
                state <= 3'b100;
            end
            3'b100: begin
                led <= 8'b11111110;
                state <= 3'b101;
            end
            3'b101: begin
                led <= 8'b00000001;
                state <= 3'b000;
            end
        endcase
    end
end

endmodule

这个程序使用了一个三位状态机来控制流水灯的行为。当复位信号 `rst` 为高电平时，状态机被重置，并且第一盏灯点亮。当时钟信号 `clk` 上升沿到来时，状态机进入下一个状态，从而决定下一步要执行的操作。状态机的状态转移图如下所示：

+-----+------------------------+-------+
|  S  |         当前状态        | 下一步|
+-----+------------------------+-------+
| 000 |  双灯左移               |  001  |
+-----+------------------------+-------+
| 001 |  双灯左移               |  010  |
+-----+------------------------+-------+
| 010 |  双灯右移               |  011  |
+-----+------------------------+-------+
| 011 |  双灯右移               |  100  |
+-----+------------------------+-------+
| 100 |  闪烁，第一盏灯关闭     |  101  |
+-----+------------------------+-------+
| 101 |  闪烁，第二盏灯关闭     |  000  |
+-----+------------------------+-------+

在状态机的每个状态中，程序执行相应的操作，例如双灯左移、双灯右移或闪烁。当状态机到达 100 状态时，第一盏灯关闭，第二盏灯点亮；当状态机到达 101 状态时，第二盏灯关闭，第一盏灯重新点亮。然后，状态机返回到状态 000，重新开始双灯左移的过程。

这个程序可以在 FPGA 上实现，并且可以通过修改状态转移图和操作来实现其他类型的流水灯效果。