vivado 激励文件和源文件

在Vivado中，激励文件和源文件是两种不同的文件类型。激励文件是用来模拟测试设计的输入信号的文件，通常以仿真波形的形式存在，可以使用激励文件来验证设计的功能和正确性。而源文件则是包含设计的具体逻辑的文件，可以是Verilog、VHDL等硬件描述语言编写的文件。

在Vivado中，可以通过点击"Add Files"按钮来选择添加本地现有的源文件，或者通过点击"Create File"按钮来创建一个新的源文件。对于激励文件，一般采用仿真工具支持的特定格式，比如VCD（Value Change Dump）文件格式。你可以使用仿真工具提供的功能来生成激励文件，以模拟所需的输入信号。

对于源文件，你可以使用Vivado的"Define Module"对话框来添加设计源文件中的顶层端口信号。这个对话框可以帮助你选择端口设置，并在生成语法时自动生成代码。当然，如果你更熟悉硬件描述语言，你也可以选择自己生成源文件后进行编辑。

总结起来，激励文件是用来模拟测试设计的输入信号的文件，而源文件则是包含具体设计逻辑的文件，可以通过添加已有文件或创建新文件的方式在Vivado中进行管理和编辑。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *3* [使用VIVADO软件建立一个FPGA工程](https://blog.csdn.net/weixin_46428375/article/details/120474893)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"]
- *2* [vivado软件bin文件固化步骤](https://download.csdn.net/download/tianyu521721/83754321)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"]
[ .reference_list ]