verilog简易电子琴

以下是一个简单的Verilog代码，可以实现一个简易的电子琴：

module simple_piano(
  input clk,
  input [3:0] piano_keys,
  output reg [7:0] sound
);

  reg [7:0] freq;

  always @(posedge clk) begin
    case(piano_keys)
      4'b0001: freq <= 8'hE5; // C
      4'b0010: freq <= 8'hF5; // D
      4'b0100: freq <= 8'hG5; // G
      4'b1000: freq <= 8'hA5; // A
      default: freq <= 8'h00; // Silence
    endcase
  end

  always @(posedge clk) begin
    if (freq != 8'h00) begin
      sound <= sound + 1;
      if (sound == freq) sound <= 8'h00;
    end
  end

endmodule

该模块有三个输入：时钟信号 `clk`，四个琴键的输入信号 `piano_keys`，和音频输出信号 `sound`。当任何一个琴键被按下时，相应的频率将被指定，并且将在 `sound` 输出上产生一个简单的音调。

这个电子琴模块使用了两个 `always` 块。第一个块用于检测哪个琴键被按下，并将频率指定给 `freq` 变量。第二个块用于生成音频信号，当 `freq` 不为零时，它将在每个时钟上升沿时增加 `sound` 的值，并在 `sound` 达到 `freq` 时将其重置为零。注意，在本例中，频率是以十六进制表示的，即 `8'hE5` 表示频率为 329Hz 的 C 音符。