stm32f103rct6时钟电路

STM32F103RCT6的时钟电路如下图所示：


其中，外部晶振或者外部时钟信号通过X1和X2引脚输入到芯片内部的PLL（Phase Locked Loop）模块中，经过倍频和分频等处理后，得到系统时钟（SYSCLK）。SYSCLK可以被进一步分频得到处理器时钟（HCLK）、总线时钟（PCLK1和PCLK2）和ADC时钟等。

另外，STM32F103系列还有内部RC振荡器、内部RC振荡器带PLL的版本和内部RC振荡器带PLL和高速外部晶振的版本可供选择。具体的时钟配置需要结合具体的应用场景和要求进行选择和设置。