Quartus 建立一个rom

在 Quartus 中建立一个 ROM，可以按照以下步骤进行：

1. 打开 Quartus，创建一个新项目。

2. 在项目中，创建一个新的 Verilog 文件，用于描述 ROM 的行为。

3. 在 Verilog 文件中，定义一个数组，用于存储 ROM 中的数据。例如：

reg [7:0] rom [0:255] = {
  8'h00, 8'h01, 8'h02, 8'h03, 8'h04, 8'h05, 8'h06, 8'h07, 
  8'h08, 8'h09, 8'h0A, 8'h0B, 8'h0C, 8'h0D, 8'h0E, 8'h0F,
  // ...
};

这里定义了一个 256 字节的 ROM，每个字节大小为 8 位。初始值为从 0x00 到 0xFF 的连续递增序列。

4. 在模块的主体中，使用 $readmemh() 系统函数将 ROM 中的数据加载到模拟器中。例如：

module rom_module(
  input clk,
  input [7:0] address,
  output reg [7:0] data
);

  reg [7:0] rom [0:255];
  initial $readmemh("rom.hex", rom);

  always @(posedge clk) begin
    data <= rom[address];
  end

endmodule

这里定义了一个 ROM 模块，包含一个时钟输入 clk，一个地址输入 address，一个数据输出 data。在模块的主体中，定义了一个 reg 类型的数组 rom，用于存储 ROM 中的数据。然后，在 initial 块中，使用 $readmemh() 函数从文件 rom.hex 中读入数据，存储到数组 rom 中。

最后，在 always 块中，使用地址输入 address 访问数组 rom 中的数据，将数据输出到数据输出 data。

5. 在 Quartus 中打开 Pin Planner，将模块的输入输出引脚与 FPGA 开发板上的引脚进行映射，然后生成比特流文件，烧录到 FPGA 开发板中即可。