uvm_config_db#(uvm_object_wrapper)::set(this,"agt.sqr.main_phase","default_seq", my_sequence::type_id::get());

时间: 2024-04-02 19:36:45 浏览: 120
PDF

UVM phase 运行顺序

这是一个 UVM 中的配置数据库操作，用于将 `my_sequence` 类型的默认实例注册到名为 `agt.sqr.main_phase` 的配置路径下。这样，在需要使用该默认实例的时候，就可以通过配置数据库获取到该实例。其中，`uvm_object_wrapper` 是一个模板类，用于封装被注册的对象。
阅读全文

相关推荐

zip

FIFO_UVM_VIP.zip_FIFO验证sv_UVM_uvm 代码_如何验证fifo_异步fifo验证

用uvm验证方法学验证异步fifo，文件包括异步FIFOrtl代码和uvm组件
rar

uvm.rar_UVM_UVM SV_UVM 验证_uvm modelsim_uvm验证

这个名为"uvm.rar_UVM_UVM SV_UVM 验证_uvm modelsim_uvm验证"的压缩包文件提供了关于UVM的基本实践，特别强调了在ModelSim环境下进行验证的步骤。以下是对这些知识点的详细解释： 1. **UVM**：UVM是一种基于...

class vbase_test extends uvm_test; uvm_component_utils(vbase_test) env m_env; vseqr m_vseqr; int unsigned simSeed; function new(string name, uvm_component parent); super.new(name, parent); endfunction : new extern function void build_phase (uvm_phase phase); extern function void connect_phase (uvm_phase phase); extern task reset_phase(uvm_phase phase); extern task reset_reg_model(); extern function void end_of_elaboration_phase(uvm_phase phase); extern function void start_of_simulation_phase(uvm_phase phase); extern task main_phase(uvm_phase phase); // report test result extern virtual function void report_phase(uvm_phase phase); endclass : vbase_test function void vbase_test::build_phase (uvm_phase phase); super.build_phase(phase); m_env = env::type_id::create(.name("m_env"), .parent(this)); // virtual sequencer m_vseqr = vseqr::type_id::create(.name("m_vseqr"), .parent(this)); uvm_config_db# (uvm_object_wrapper)::set(this,"m_vseqr.main_phase","default_sequence",vBaseSeq::type_id::get()); //uvm_config_db# (uvm_object_wrapper)::set(this,"m_vseqr.main_phase","default_sequence",vUniBaseSeq#()::type_id::get()); endfunction : build_phase function void vbase_test::connect_phase (uvm_phase phase); m_vseqr.p_rm = m_env.m_reg_model; m_vseqr.i2c_seqr = m_env.m_i2c_agent.m_seqr; endfunction : connect_phase task vbase_test::reset_phase(uvm_phase phase); //uvm_info(get_type_name(), {"REGISTER MODEL:\n", m_reg_model.sprint()}, UVM_MEDIUM) reset_reg_model(); super.reset_phase(phase); endtask task vbase_test::reset_reg_model(); forever begin wait (tb_top.reset_n == 0); m_env.m_reg_model.reset(); uvm_info(get_type_name(), "Reseting Complete", UVM_MEDIUM) wait (tb_top.reset_n == 1); end endtask function void vbase_test::end_of_elaboration_phase(uvm_phase phase); int handle; $system("rm -rf TEST_RUNNING"); simSeed = $get_initial_random_seed(); handle = $fopen($psprintf("TEST_RUNNING_%0d",simSeed),"w"); $fclose(handle); handle = $fopen("caseSeed","w"); $fwrite(handle,"%0d",simSeed); $fclose(handle); if($test$plusargs("uvm_tree")) uvm_top.print_topology(); endfunction : end_of_elaboration_phase function void vbase_test::start_of_simulation_phase(uvm_phase phase); uvm_info(get_type_name(), {"start of simulation for ", get_full_name()}, UVM_HIGH); endfunction : start_of_simulation_phase task vbase_test::main_phase(uvm_phase phase); phase.phase_done.set_drain_time(this, 200ns); endtask : main_phase // report test result function void vbase_test::report_phase(uvm_phase phase); uvm_report_server server; int handle; int unsigned err_num; super.report_phase(phase); server = get_report_server(); err_num = (server.get_severity_count(UVM_ERROR) + server.get_severity_count(UVM_FATAL)); simSeed = $get_initial_random_seed(); $display("\n********************************************************************************************\n"); if (err_num != 0) begin $display("TEST CASE FAILED!!!"); handle = $fopen($psprintf("TEST_FAILED_%0d",simSeed),"w"); end else begin $display("TEST CASE PASSED!!!"); handle = $fopen($psprintf("TEST_PASSED_%0d",simSeed),"w"); end $fclose(handle); $display("\n********************************************************************************************\n"); $system("rm -rf TEST_RUNNING*"); endfunction endif

- main_phase函数：主阶段（main phase）的任务，设置阶段完成延迟时间。 - report_phase函数：报告阶段（report phase）的任务，用于打印测试结果和清理相关文件。 请注意，这只是一个测试类的简化版本，具体...

uvm_config_db#（uvm_object_wrapper）

uvm_config_db是UVM中用于存储和检索配置信息的类。在UVM测试中，配置信息是一些在运行时被设置的参数和属性，用于控制测试序列的行为和结果。uvm_config_db类提供了一个全局的、统一的配置数据存储和检索的机制，...

uvm_config_db #(uvm_object_wrapper)

uvm_object_wrapper 是一个轻量级的对象包装器，它本身并不是UVM配置数据库的数据类型，但是它可以作为uvm_config_db 的键值类型。 当你想要在配置数据库中操作UVM Object（比如环境变量、模块实例或者配置信息...

function void lvc_apb_master_agent::build(); super.build(); // get top config(agent work mode/apb bus signal(pready,pslverr)) if( !uvm_config_db#(lvc_apb_config)::get(this,"","cfg", cfg)) begin uvm_warning("GETCFG","cannot get config object from config DB") cfg = lvc_apb_config::type_id::create("cfg"); end // get virtual interface(drive and monitor the signal of apb bus) if( !uvm_config_db#(virtual lvc_apb_if)::get(this,"","vif", vif)) begin uvm_fatal("GETVIF","cannot get vif handle from config DB") end monitor = lvc_apb_master_monitor::type_id::create("monitor",this); monitor.cfg = cfg; //judge the cfg mode if(cfg.is_active == UVM_ACTIVE) begin sequencer = lvc_apb_master_sequencer::type_id::create("sequencer",this); sequencer.cfg = cfg; driver = lvc_apb_master_driver::type_id::create("driver",this); driver.cfg = cfg; end endfunction : build

它首先调用父类的 build 函数，然后从配置数据库（config DB）中获取代理的工作模式和 APB 总线信号的配置。如果无法获取配置对象，则创建一个新的配置对象。接着，它从配置数据库中获取代理所使用的虚拟接口...

uvm uvm_config_db#(dwc_ddrctl_mss_vseqr)::set(this, "m_phy_wrap", "m_mss_vseqr", m_mss_vseqr);

具体而言，该代码使用了 uvm_config_db#(dwc_ddrctl_mss_vseqr) 模板类的 set() 静态方法，将当前对象 this 中的 m_mss_vseqr 对象注册到名为 "m_phy_wrap" 的配置域中，并使用实例名 "m_mss_vseqr" 来...

请逐行注释下面的代码：class riscv_instr_base_test extends uvm_test; riscv_instr_gen_config cfg; string test_opts; string asm_file_name = "riscv_asm_test"; riscv_asm_program_gen asm_gen; string instr_seq; int start_idx; uvm_coreservice_t coreservice; uvm_factory factory; uvm_component_utils(riscv_instr_base_test) function new(string name="", uvm_component parent=null); super.new(name, parent); void'($value$plusargs("asm_file_name=%0s", asm_file_name)); void'($value$plusargs("start_idx=%0d", start_idx)); endfunction virtual function void build_phase(uvm_phase phase); super.build_phase(phase); coreservice = uvm_coreservice_t::get(); factory = coreservice.get_factory(); uvm_info(gfn, "Create configuration instance", UVM_LOW) cfg = riscv_instr_gen_config::type_id::create("cfg"); uvm_info(gfn, "Create configuration instance...done", UVM_LOW) uvm_config_db#(riscv_instr_gen_config)::set(null, "*", "instr_cfg", cfg); if(cfg.asm_test_suffix != "") asm_file_name = {asm_file_name, ".", cfg.asm_test_suffix}; // Override the default riscv instruction sequence if($value$plusargs("instr_seq=%0s", instr_seq)) begin factory.set_type_override_by_name("riscv_instr_sequence", instr_seq); end if (riscv_instr_pkg::support_debug_mode) begin factory.set_inst_override_by_name("riscv_asm_program_gen", "riscv_debug_rom_gen", {gfn, ".asm_gen.debug_rom"}); end endfunction function void report_phase(uvm_phase phase); uvm_report_server rs; int error_count; rs = uvm_report_server::get_server(); error_count = rs.get_severity_count(UVM_WARNING) + rs.get_severity_count(UVM_ERROR) + rs.get_severity_count(UVM_FATAL); if (error_count == 0) begin uvm_info("", "TEST PASSED", UVM_NONE); end else begin uvm_info("", "TEST FAILED", UVM_NONE); end uvm_info("", "TEST GENERATION DONE", UVM_NONE); super.report_phase(phase); endfunction virtual function void apply_directed_instr(); endfunction task run_phase(uvm_phase phase); int fd; for(int i = 0; i < cfg.num_of_tests; i++) begin string test_name; randomize_cfg(); riscv_instr::create_instr_list(cfg); riscv_csr_instr::create_csr_filter(cfg); asm_gen = riscv_asm_program_gen::type_id::create("asm_gen", , gfn); asm_gen.cfg = cfg; asm_gen.get_directed_instr_stream(); test_name = $sformatf("%0s_%0d.S", asm_file_name, i+start_idx); apply_directed_instr(); uvm_info(gfn, "All directed instruction is applied", UVM_LOW) asm_gen.gen_program(); asm_gen.gen_test_file(test_name); end endtask virtual function void randomize_cfg(); DV_CHECK_RANDOMIZE_FATAL(cfg); uvm_info(gfn, $sformatf("riscv_instr_gen_config is randomized:\n%0s", cfg.sprint()), UVM_LOW) endfunction endclass

uvm_config_db#(riscv_instr_gen_config)::set(null, "*", "instr_cfg", cfg); 将 cfg 对象存储到配置数据库中。 if(cfg.asm_test_suffix != "") asm_file_name = {asm_file_name, ".", cfg.asm_test_...

下面代码的作用是什么：class scp_2_pdma_mem2perip_burst_test extends base_test; uvm_component_utils (scp_2_pdma_mem2perip_burst_test) virtual function void test_cfg(); endfunction function new (string name="scp_2_pdma_mem2perip_burst_test", uvm_component parent=null); super.new (name, parent); endfunction : new function void build_phase(uvm_phase phase); super.build_phase(phase); endfunction : build_phase task run_phase(uvm_phase phase); ahb1_spi0_std_mode_sequence ahb1_spi0_std_mode_seq; ahb_master_8corecfg_sequence ahb_mst_8ccfg_seq; sysctrl_dma_config_sequence stsctrl_dma_seq; pdma_config_mem2perip_burst_sequence pdma_cfg_mem2perip_burst_seq; super.run_phase(phase); ahb1_spi0_std_mode_seq = ahb1_spi0_std_mode_sequence::type_id::create("ahb1_spi0_std_mode_seq"); ahb_mst_8ccfg_seq = ahb_master_8corecfg_sequence::type_id::create("ahb_mst_8ccfg_seq"); stsctrl_dma_seq = sysctrl_dma_config_sequence::type_id::create("stsctrl_dma_seq"); pdma_cfg_mem2perip_burst_seq = pdma_config_mem2perip_burst_sequence::type_id::create("pdma_cfg_mem2perip_burst_seq"); phase.raise_objection(this); // seq.starting_phase = phase; ahb1_spi0_std_mode_seq.start(env.scp_2_8core_master_agent.sequencer); ahb_mst_8ccfg_seq.start(env.scp_2_8core_master_agent.sequencer); stsctrl_dma_seq.start(env.scp_2_8core_master_agent.sequencer); pdma_cfg_mem2perip_burst_seq.start(env.scp_2_8core_master_agent.sequencer); phase.drop_objection(this); endtask endclass

这段代码定义了一个类 "scp_2_pdma_mem2perip_burst_test"，它是 "base_test" 类的子类，并且使用了 UVM （Universal Verification Methodology）框架。这个类包含以下成员函数：test_cfg() 和 new()，以及 build_...

uvm_config_db#(virtual svt_axi_if)::set(uvm_root::get(), "uvm_test_top.env.amba_system_env.axi_system[0]", "vif", axi_if);

在这个例子中，我们调用了uvm_config_db的set方法来将虚拟接口（virtual svt_axi_if）和路径字符串进行关联。路径字符串指定了要设置的配置的位置。在这个例子中，我们将虚拟接口axi_if与路径字符串"uvm_test_top....

uvm_config_db::set

uvm_config_db::set是UVM中的一个函数，用于在配置数据库中设置一个值。它的作用是将一个值与一个给定的名称和路径相关联，并将其存储在配置数据库中。这个函数可以在UVM测试中使用，以便在运行时动态地配置测试环境...

ifndef BASE_TEST__SV define BASE_TEST__SV class base_test extends uvm_test; my_env env; function new(string name = "base_test", uvm_component parent = null); super.new(name,parent); endfunction extern virtual function void build_phase(uvm_phase phase); extern virtual function void report_phase(uvm_phase phase); uvm_component_utils(base_test) endclass function void base_test::build_phase(uvm_phase phase); super.build_phase(phase); env = my_env::type_id::create("env", this); endfunction function void base_test::report_phase(uvm_phase phase); uvm_report_server server; int err_num; super.report_phase(phase); server = get_report_server(); err_num = server.get_severity_count(UVM_ERROR); if (err_num != 0) begin $display("TEST CASE FAILED"); end else begin $display("TEST CASE PASSED"); end endfunction endif

这是一段 System Verilog 代码，定义了一个名为 base_test 的类，继承自 uvm_test。在 build_phase 和 report_phase 函数中分别进行了测试环境的创建和测试结果的报告。

uvm_resource_db#(bit)::set({"REG::",$sformatf("regmodel.%s.CMDSTAT", REGBLKSTR(REGB_DDRC_CH0))}, "NO_REG_TESTS", p_enable);

这是一段 SystemVerilog 代码，使用了 UVM 库中的 uvm_resource_db 类来设置一个名为 "regmodel.<block_name>.CMDSTAT" 的资源的值为 "NO_REG_TESTS"。其中，REGB_DDRC_CH0 是一个宏定义，表示 "DDRC_CH0"。这段...

uvm_config_db wait_modified

b'uvm_config_db wait_modified'是一个UVM配置数据库中的函数，它用于等待一个特定配置项被修改。当一个配置项被修改时，此函数将等待一个系统周期来确保修改已被传递到所有相关组件。

uvm_config_db如何传递类

3. **添加到配置数据库**：在 UVM 分配阶段（通常在 build_phase() 或 connect_phase()），使用 uvm_config_db::set() 函数将类实例作为配置项插入到数据库中： python uvm_config_db#(MyClass)::set...

请介绍 uvm_config_db 函数

uvm_config_db 函数是一个用于在 UVM 中进行配置的工具。它允许用户在运行时动态地配置 UVM 组件的参数，而无需修改代码。使用 uvm_config_db 函数，用户可以将参数值存储在一个全局配置数据库中，并在需要时从该...

关于uvm_config_db与=

uvm_config_db是一个在UVM中用于配置和管理组件的工具。它允许组件在运行时动态地获取和设置配置信息，而不需要硬编码。使用uvm_config_db可以使组件更加灵活和可重用。"="是uvm_config_db中的一个方法，用于将配置...

uvm_config_db传递自定义的enum

void set_value(uvm_config_db* db, const char* name, uvm_object* obj, int value) { // 使用枚举值的整数值 if (value == MyEnum.ENUM_VALUE_1) { // 设置到数据库 db->set(obj, name, MyEnum::ENUM_VALUE_1)...

task my_driver::main_phase(uvm_phase phase);

在C++中，my_driver::main_phase是一个函数定义，它接受一个uvm_phase类型的参数phase，并且返回类型为void。这个函数在my_driver类中定义，可以被用来执行一些特定的操作或任务。在该函数中，你可以编写...

最新推荐

recommend-type

UVM_Class_Reference_Manual_1.2.pdf

这个1.2版本的类参考手册是工程师在理解和使用UVM时的重要参考资料，特别适合查询关于UVM中的phase和其他相关组件的详细信息。 UVM的核心是其面向对象的设计，它提供了一套预定义的类库，用于构建可重用的验证组件...
recommend-type

UVM_PHASE执行顺序

在UVM（Universal Verification Methodology）中，Phase是验证环境执行流程的核心部分，它定义了组件在模拟过程中的行为顺序。UVM的Phase机制确保了验证组件在正确的时间进行初始化、建立连接、运行测试以及清理资源...
recommend-type

pcie_test_suite_svt_uvm_user_guide.pdf

《PCIe测试套件SVT-UVM用户指南》是Synopsys公司发布的一份关于验证连续体（Verification Continuum）的VC Verification IP PCIe测试套件的用户手册，该手册适用于UVM（Universal Verification Methodology）环境。...
recommend-type

离散数学课后题答案+sdut往年试卷+复习提纲资料

离散数学课后题答案+sdut往年试卷+复习提纲资料
recommend-type

Java毕业设计项目：校园二手交易网站开发指南

资源摘要信息:"Java是一种高性能、跨平台的面向对象编程语言，由Sun Microsystems（现为Oracle Corporation）的James Gosling等人在1995年推出。其设计理念是为了实现简单性、健壮性、可移植性、多线程以及动态性。Java的核心优势包括其跨平台特性，即“一次编写，到处运行”（Write Once, Run Anywhere），这得益于Java虚拟机（JVM）的存在，它提供了一个中介，使得Java程序能够在任何安装了相应JVM的设备上运行，无论操作系统如何。 Java是一种面向对象的编程语言，这意味着它支持面向对象编程（OOP）的三大特性：封装、继承和多态。封装使得代码模块化，提高了安全性；继承允许代码复用，简化了代码的复杂性；多态则增强了代码的灵活性和扩展性。 Java还具有内置的多线程支持能力，允许程序同时处理多个任务，这对于构建服务器端应用程序、网络应用程序等需要高并发处理能力的应用程序尤为重要。 自动内存管理，特别是垃圾回收机制，是Java的另一大特性。它自动回收不再使用的对象所占用的内存资源，这样程序员就无需手动管理内存，从而减轻了编程的负担，并减少了因内存泄漏而导致的错误和性能问题。 Java广泛应用于企业级应用开发、移动应用开发（尤其是Android平台）、大型系统开发等领域，并且有大量的开源库和框架支持，例如Spring、Hibernate、Struts等，这些都极大地提高了Java开发的效率和质量。 标签中提到的Java、毕业设计、课程设计和开发，意味着文件“毕业设计---社区（校园）二手交易网站.zip”中的内容可能涉及到Java语言的编程实践，可能是针对学生的课程设计或毕业设计项目，而开发则指出了这些内容的具体活动。 在文件名称列表中，“SJT-code”可能是指该压缩包中包含的是一个特定的项目代码，即社区（校园）二手交易网站的源代码。这类网站通常需要实现用户注册、登录、商品发布、浏览、交易、评价等功能，并且需要后端服务器支持，如数据库连接和事务处理等。考虑到Java的特性，网站的开发可能使用了Java Web技术栈，如Servlet、JSP、Spring Boot等，以及数据库技术，如MySQL或MongoDB等。"
recommend-type

管理建模和仿真的文件

管理Boualem Benatallah引用此版本：布阿利姆·贝纳塔拉。管理建模和仿真。约瑟夫-傅立叶大学-格勒诺布尔第一大学，1996年。法语。NNT：电话：00345357HAL ID：电话：00345357https://theses.hal.science/tel-003453572008年12月9日提交HAL是一个多学科的开放存取档案馆，用于存放和传播科学研究论文，无论它们是否被公开。论文可以来自法国或国外的教学和研究机构，也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire
recommend-type

【MVC标准化：肌电信号处理的终极指南】：提升数据质量的10大关键步骤与工具

![MVC标准化](https://img-blog.csdn.net/20160221141956498) # 摘要 MVC标准化是肌电信号处理中确保数据质量的重要步骤，它对于提高测量结果的准确性和可重复性至关重要。本文首先介绍肌电信号的生理学原理和MVC标准化理论，阐述了数据质量的重要性及影响因素。随后，文章深入探讨了肌电信号预处理的各个环节，包括噪声识别与消除、信号放大与滤波技术、以及基线漂移的校正方法。在提升数据质量的关键步骤部分，本文详细描述了信号特征提取、MVC标准化的实施与评估，并讨论了数据质量评估与优化工具。最后，本文通过实验设计和案例分析，展示了MVC标准化在实践应用中的具
recommend-type

能否提供一个在R语言中执行Framingham数据集判别分析的详细和完整的代码示例？

当然可以。在R语言中，Framingham数据集是一个用于心血管疾病研究的经典数据集。以下是使用`ggfortify`包结合` factoextra`包进行判别分析的一个基本步骤： 首先，你需要安装所需的库，如果尚未安装，可以使用以下命令： ```r install.packages(c("ggfortify", "factoextra")) ``` 然后加载所需的数据集并做预处理。Framingham数据集通常存储在`MASS`包中，你可以通过下面的代码加载： ```r library(MASS) data(Framingham) ``` 接下来，我们假设你已经对数据进行了适当的清洗和转换
recommend-type

Blaseball Plus插件开发与构建教程

资源摘要信息:"Blaseball Plus" Blaseball Plus是一个与游戏Blaseball相关的扩展项目，该项目提供了一系列扩展和改进功能，以增强Blaseball游戏体验。在这个项目中，JavaScript被用作主要开发语言，通过在package.json文件中定义的脚本来完成构建任务。项目说明中提到了开发环境的要求，即在20.09版本上进行开发，并且提供了一个flake.nix文件来复制确切的构建环境。虽然Nix薄片是一项处于工作状态（WIP）的功能且尚未完全记录，但可能需要用户自行安装系统依赖项，其中列出了Node.js和纱（Yarn）的特定版本。 ### 知识点详细说明： #### 1. Blaseball游戏： Blaseball是一个虚构的棒球游戏，它在互联网社区中流行，其特点是独特的规则、随机事件和社区参与的元素。 #### 2. 扩展开发： Blaseball Plus是一个扩展，它可能是为在浏览器中运行的Blaseball游戏提供额外功能和改进的软件。扩展开发通常涉及编写额外的代码来增强现有软件的功能。 #### 3. JavaScript编程语言： JavaScript是一种高级的、解释执行的编程语言，被广泛用于网页和Web应用的客户端脚本编写，是开发Web扩展的关键技术之一。 #### 4. package.json文件： 这是Node.js项目的核心配置文件，用于声明项目的各种配置选项，包括项目名称、版本、依赖关系以及脚本命令等。 #### 5.构建脚本： 描述中提到的脚本，如`build:dev`、`build:prod:unsigned`和`build:prod:signed`，这些脚本用于自动化构建过程，可能包括编译、打包、签名等步骤。`yarn run`命令用于执行这些脚本。 #### 6. yarn包管理器： Yarn是一个快速、可靠和安全的依赖项管理工具，类似于npm（Node.js的包管理器）。它允许开发者和项目管理依赖项，通过简单的命令行界面可以轻松地安装和更新包。 #### 7. Node.js版本管理： 项目要求Node.js的具体版本，这里是14.9.0版本。管理特定的Node.js版本是重要的，因为在不同版本间可能会存在API变化或其他不兼容问题，这可能会影响扩展的构建和运行。 #### 8. 系统依赖项的安装： 文档提到可能需要用户手动安装系统依赖项，这在使用Nix薄片时尤其常见。Nix薄片（Nix flakes）是一个实验性的Nix特性，用于提供可复现的开发环境和构建设置。 #### 9. Web扩展的工件放置： 构建后的工件放置在`addon/web-ext-artifacts/`目录中，表明这可能是一个基于WebExtension的扩展项目。WebExtension是一种跨浏览器的扩展API，用于创建浏览器扩展。 #### 10. 扩展部署： 描述中提到了两种不同类型的构建版本：开发版（dev）和生产版（prod），其中生产版又分为未签名（unsigned）和已签名（signed）版本。这些不同的构建版本用于不同阶段的开发和发布。 通过这份文档，我们能够了解到Blaseball Plus项目的开发环境配置、构建脚本的使用、依赖管理工具的运用以及Web扩展的基本概念和部署流程。这些知识点对于理解JavaScript项目开发和扩展构建具有重要意义。
recommend-type

"互动学习：行动中的多样性与论文攻读经历"

多样性她- 事实上SCI NCES你的时间表ECOLEDO C Tora SC和NCESPOUR l’Ingén学习互动，互动学习以行动为中心的强化学习学会互动，互动学习，以行动为中心的强化学习计算机科学博士论文于2021年9月28日在Villeneuve d'Asq公开支持马修·瑟林评审团主席法布里斯·勒菲弗尔阿维尼翁大学教授论文指导奥利维尔·皮耶昆谷歌研究教授：智囊团论文联合主任菲利普·普雷教授，大学。里尔/CRISTAL/因里亚报告员奥利维耶·西格德索邦大学报告员卢多维奇·德诺耶教授，Facebook /索邦大学审查员越南圣迈IMT Atlantic高级讲师邀请弗洛里安·斯特鲁布博士，Deepmind对于那些及时看到自己错误的人...3谢谢你首先，我要感谢我的两位博士生导师Olivier和Philippe。奥利维尔，"站在巨人的肩膀上"这句话对你来说完全有意义了。从科学上讲，你知道在这篇论文的（许多）错误中，你是我可以依