linux下写一个makefile，要求把同一级子目录下两个文件夹的.c和.cpp都编译，其中一个文件夹里面全是.c，另外一个文件夹里面全是.cpp，

好的，以下是一个简单的Makefile，可以满足你的需求：

# Makefile

# 设置编译器
CC = gcc
CXX = g++

# 设置编译选项
CFLAGS = -Wall
CXXFLAGS = -Wall

# 设置目标文件名
TARGET = myprogram

# 设置源文件路径和目标文件路径
SRCDIR = .
OBJDIR = obj

# 从源文件列表中获取.c文件的列表
CSOURCES = $(wildcard $(SRCDIR)/*/c/*.c)

# 从源文件列表中获取.cpp文件的列表
CXXSOURCES = $(wildcard $(SRCDIR)/*/cpp/*.cpp)

# 将.c文件列表转换为对应的目标文件列表
COBJECTS = $(patsubst $(SRCDIR)/*/c/%.c,$(OBJDIR)/%.o,$(CSOURCES))

# 将.cpp文件列表转换为对应的目标文件列表
CXXOBJECTS = $(patsubst $(SRCDIR)/*/cpp/%.cpp,$(OBJDIR)/%.o,$(CXXSOURCES))

# 编译所有.c文件为对应的目标文件
$(OBJDIR)/%.o: $(SRCDIR)/*/c/%.c
	$(CC) $(CFLAGS) -c $< -o $@

# 编译所有.cpp文件为对应的目标文件
$(OBJDIR)/%.o: $(SRCDIR)/*/cpp/%.cpp
	$(CXX) $(CXXFLAGS) -c $< -o $@

# 构建可执行文件
$(TARGET): $(COBJECTS) $(CXXOBJECTS)
	$(CXX) $(CXXFLAGS) $^ -o $@

# 清理目标文件和可执行文件
clean:
	rm -f $(OBJDIR)/*.o $(TARGET)

这个Makefile假设你的项目结构如下：

.
├── Makefile
├── obj
│   ├── file1.o
│   ├── file2.o
│   ├── ...
├── subdir1
│   ├── c
│   │   ├── file1.c
│   │   ├── file2.c
│   ├── cpp
│   │   ├── file1.cpp
│   │   ├── file2.cpp
├── subdir2
│   ├── c
│   │   ├── file1.c
│   │   ├── file2.c
│   ├── cpp
│   │   ├── file1.cpp
│   │   ├── file2.cpp
└── ...

其中，子目录`subdir1`和`subdir2`中分别包含了`.c`和`.cpp`文件。Makefile会自动查找这些文件，并将它们编译为目标文件，然后链接成可执行文件`myprogram`。你可以通过修改`TARGET`变量来更改可执行文件的名字。你可以通过运行`make clean`命令来清理目标文件和可执行文件。