verilog function 中用for循环

Verilog中可以在function中使用for循环。以下是一个例子：

function automatic int sum (input [7:0] a);
    int i;
    int s = 0;
    for (i = 0; i < 8; i = i + 1) begin
        s = s + a[i];
    end
    return s;
endfunction

这个function接受一个8位的输入向量a，并返回这个向量中所有元素的和。它使用了一个for循环来迭代向量中的每个元素，并将它们相加。