verilog 频率计液晶数码显示器

Verilog频率计液晶数码显示器是一种基于FPGA的频率计，它采用Verilog硬件描述语言进行设计和实现。该频率计的基本测量原理是让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数结果用锁存器锁存起来，最后用液晶显示器将锁存的结果显示出来。该频率计还采用了STC89C52单片机与FPGA通信，将得到的数据运算处理，利用液晶显示器LCD1602对测量的结果进行显示。