system verilog 关键字extern
时间: 2023-07-26 18:04:04 浏览: 357
system verilog
在 SystemVerilog 中,`extern` 是一个关键字,它用于指示一个变量或函数的定义在当前文件之外。具体来说,`extern` 可以用于以下两种情况:
1. 在函数或任务声明中,`extern` 用于表示该函数或任务的定义在当前文件之外。
2. 在变量声明中,`extern` 用于表示该变量的定义在当前文件之外。
需要注意的是,`extern` 关键字只是用于声明变量或函数的定义在当前文件之外,而不是提供定义本身。因此,如果在当前文件中使用了一个 `extern` 变量或函数,必须确保其定义在其他地方是可用的。
阅读全文