verilog real型 如何取余数

在Verilog中，实数类型（real）不支持取余数操作。如果需要进行取余数操作，需要先将实数转换为整数类型，然后使用取模操作符（%）进行余数计算。例如：

real a = 10.5;
int b;
b = $floor(a); //将实数a向下取整，结果为10
int remainder = 5 % b; //计算5除以10的余数，结果为5

需要注意的是，将实数转换为整数类型时，需要使用$floor、$ceil或$round等函数进行取整操作，否则会出现精度问题。