verilog双目运算符

Verilog支持各种双目运算符，例如：

1. 算术运算符：加法（+）、减法（-）、乘法（*）、除法（/）、取模（%）
2. 位运算符：按位与（&）、按位或（|）、按位异或（^）、左移（<<）、右移（>>）
3. 关系运算符：等于（==）、不等于（!=）、大于（>）、小于（<）、大于等于（>=）、小于等于（<=）
4. 逻辑运算符：逻辑与（&&）、逻辑或（||）
5. 三目运算符：条件表达式（? :）

例如：

module test(input a, input b, output c);
    
    assign c = a + b; // 算术运算符
    assign c = a & b; // 位运算符
    assign c = (a == b) ? 1 : 0; // 三目运算符
    assign c = (a > b) && (a < 10); // 逻辑运算符

endmodule