四位双向移位寄存器的vhdl代码

以下是一个简单的四位双向移位寄存器的VHDL代码：

library ieee;
use ieee.std_logic_1164.all;

entity bidirectional_shift_register is
    port (
        clk: in std_logic;
        rst: in std_logic;
        shift_dir: in std_logic;
        shift_in: in std_logic;
        data_in: in std_logic_vector(3 downto 0);
        data_out: out std_logic_vector(3 downto 0)
    );
end entity;

architecture behavior of bidirectional_shift_register is
    signal shift_reg: std_logic_vector(3 downto 0);
begin
    process (clk, rst)
    begin
        if rst = '1' then
            shift_reg <= (others => '0');
        elsif rising_edge(clk) then
            if shift_dir = '0' then -- shift right
                shift_reg(0) <= shift_in;
                shift_reg(1 to 3) <= shift_reg(0 to 2);
            else -- shift left
                shift_reg(3) <= shift_in;
                shift_reg(0 to 2) <= shift_reg(1 to 3);
            end if;
        end if;
    end process;

    data_out <= shift_reg;

end architecture behavior;

这个代码定义了一个名为`bidirectional_shift_register`的实体，其中有一个时钟输入`clk`，一个复位输入`rst`，一个方向控制输入`shift_dir`，一个数据输入`shift_in`和一个数据输入`data_in`，以及一个数据输出`data_out`。

在`behavior`结构中，我们定义了一个名为`shift_reg`的信号，它是一个四位的寄存器。在时钟上升沿时，如果`shift_dir`是0，则将`shift_in`移位到右侧，否则将其移位到左侧。最后，将移位寄存器的值赋给`data_out`输出。

这个代码可以按照设计需要进行修改和优化，但是它提供了一个简单的起点来实现一个四位双向移位寄存器。