每个时钟的上升沿输入以下信号： rxd[7:0](以太网数据)， sop(帧头指示信号，为高时表示当前时钟周期rxd为以太网前导码的第一个字节)， eop(帧结束指示信号，为高时表示当前时钟周期 rxd 为以太网帧最后一个字节， 即 crc32[7:0])，rxdvld (rxd 有效指示，为高表示当前时钟周期 rxd 为以太网数据， 为低表示当前时钟周期 rxd 为无效数据)。 rxd[7:0]的位输出顺序为 rxd[0]，rxd[1]，。。。，rxd[7]； 以太网前导码为 8 个字节； 输出校验结果。 时钟频率为 156.25MHz

以下是一个基于Verilog语言实现的以太网CRC32校验电路，其中包括了对输入信号的处理和对CRC32校验算法的实现。

module crc32 (
  input clk,          // 时钟信号
  input [7:0] rxd,    // 以太网数据输入信号
  input sop,          // 帧头指示信号
  input eop,          // 帧结束指示信号
  input rxdvld,       // rxd有效指示信号
  output reg [31:0] crc32  // CRC32校验结果输出
);

  reg [7:0] shift_reg [0:31];   // 移位寄存器，存储CRC计算结果
  reg [7:0] data_reg;            // 数据寄存器，存储当前输入数据
  reg [7:0] poly = 8'h04c1;      // CRC多项式，对应IEEE 802.3标准
  reg [4:0] bit_cnt = 5'h00;     // 移位计数器，用于指示当前移位的位数
  reg [4:0] byte_cnt = 5'h00;    // 字节计数器，用于指示当前输入的字节数
  reg [31:0] crc = 32'hffffffff; // 初始值，对应IEEE 802.3标准

  always @(posedge clk) begin
    // 处理帧头信号，重置计数器和CRC寄存器
    if (sop) begin
      byte_cnt <= 5'h00;
      bit_cnt <= 5'h00;
      crc <= 32'hffffffff;
      for (int i = 0; i < 32; i = i + 1) begin
        shift_reg[i] <= 8'h00;
      end
    end
    // 处理数据输入信号
    else if (rxdvld) begin
      // 将输入数据存入数据寄存器
      data_reg <= rxd;
      // 将数据寄存器的值送入移位寄存器的第0个元素中
      shift_reg[0] <= data_reg;
      // CRC计算
      for (int i = 0; i < 8; i = i + 1) begin
        if ((crc & 32'h80000000) == 32'h80000000) begin
          crc = {crc[30:0], 1'b0} ^ poly;
        end else begin
          crc = crc << 1;
        end
      end
      crc = crc ^ shift_reg[31];
      // 移位寄存器移位
      for (int i = 31; i > 0; i = i - 1) begin
        shift_reg[i] <= shift_reg[i - 1];
      end
      // 更新计数器和CRC寄存器
      bit_cnt <= bit_cnt + 5'h01;
      if (bit_cnt == 5'h08) begin
        byte_cnt <= byte_cnt + 5'h01;
        bit_cnt <= 5'h00;
      end
      if (eop) begin
        crc32 <= ~crc;
      end
    end
  end

endmodule

该电路通过处理输入的帧头指示、帧结束指示和数据有效指示信号，实现了对以太网数据包的处理和CRC32校验算法的实现。其中，移位寄存器存储了CRC计算结果，数据寄存器存储了当前输入的数据，多项式poly对应了IEEE 802.3标准中的CRC多项式。在每个时钟上升沿时，电路会将当前输入的数据存入移位寄存器中，并进行CRC计算和移位操作，最终输出CRC校验结果。