makefile编译生成可执行文件

Makefile 是一种自动化编译工具，可以用来管理程序的编译过程，特别是在大型项目中，可以方便地管理众多源文件和库文件的编译和链接。下面是一个简单的 Makefile 示例：

CC = gcc
CFLAGS = -Wall -g
LDFLAGS = -lm

SRC = main.c foo.c bar.c
OBJ = $(SRC:.c=.o)
TARGET = myapp

all: $(TARGET)

$(TARGET): $(OBJ)
	$(CC) $(LDFLAGS) $^ -o $@

%.o: %.c
	$(CC) $(CFLAGS) -c $< -o $@

clean:
	rm -f $(OBJ) $(TARGET)

这个 Makefile 的作用是编译一个名为 myapp 的可执行文件。它包含了三个变量 CC、CFLAGS 和 LDFLAGS，分别指定了编译器、编译选项和链接选项。SRC 变量指定了源文件列表，OBJ 变量通过替换文件后缀名生成了目标文件列表，TARGET 变量指定了目标可执行文件的名称。

Makefile 中包含了三个规则：all、$(TARGET) 和 %.o。all 规则是默认规则，它依赖于 $(TARGET)，表示生成 $(TARGET) 可执行文件。$(TARGET) 规则依赖于 $(OBJ) 目标文件列表，表示将 $(OBJ) 目标文件链接成 $(TARGET) 可执行文件。%.o 规则是一个模式规则，用于将所有的 .c 文件编译成 .o 目标文件。

要使用这个 Makefile，只需要在终端中输入 make 命令即可。make 会自动检查每个源文件和目标文件的依赖关系，如果有必要，会重新编译生成最新的目标文件，然后链接到可执行文件中。如果想要清除所有生成的目标文件和可执行文件，可以使用 make clean 命令。