使用for loop实现4bit位乘法，给出VHDL代码

在VHDL中，可以使用For循环来实现4位二进制数的逐位相乘（位乘法）。这里是一个简单的示例，假设我们有两个4位输入A和B：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity four_bit_multiplier is
    Port ( A : in std_logic_vector(3 downto 0);
          B : in std_logic_vector(3 downto 0);
          Product : out std_logic_vector(7 downto 0));
end four_bit_multiplier;

architecture Behavioral of four_bit_multiplier is
begin
    process(A, B)
        variable Sum : std_logic_vector(7 downto 0) := "00000000"; -- 初始化结果为0
    begin
        for i in 0 to 3 loop
            Sum(i*2 downto i*2+1) := Sum(i*2 downto i*2+1) + A(i) & B(i); -- 位与加法
        end loop;
        Product <= Sum; -- 输出最终结果
    end process;
end Behavioral;

在这个代码里，`Sum`变量用于存储每个位的乘积，然后通过for循环逐位累加。`&`操作符用于按位与运算，然后将结果左移一位并添加到总和上。