HSE➡️PLLCLK➡️SYSCLK这样的流程图

这是一种典型的时钟系统流程图，其中HSE代表高速外部时钟，PLLCLK代表锁相环时钟，SYSCLK代表系统时钟。该流程图的含义是，高速外部时钟被输入到锁相环中，经过PLL倍频后，输出锁相环时钟。锁相环时钟再经过分频等处理后，最终输出为系统时钟。系统时钟是整个系统中各个模块进行协同工作的基础，因此时钟系统设计是非常重要的一部分。

相关问题

#include "stm32f10x.h" ErrorStatus HSEStartUpStatus; int main(void) { RCC_ClocksTypeDef clocks; RCC_DeInit(); RCC_HSEConfig(RCC_HSE_ON); HSEStartUpStatus=RCC_WaitForHSEStartUp(); if( HSEStartUpStatus==SUCCESS) {//继续正常RCC操作 FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable); FLASH_SetLatency(FLASH_Latency_1); RCC_HCLKConfig(RCC_SYSCLK_Div1); RCC_PCLK2Config(RCC_HCLK_Div1); RCC_PCLK1Config(RCC_HCLK_Div2); RCC_PLLConfig(RCC_PLLSource_HSE_Div1,RCC_PLLMul_9);//8*9=72MHz RCC_PLLCmd(ENABLE); while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY)==RESET); RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); while(RCC_GetSYSCLKSource()!=0x08);//等待SYSCLK为PLLCLK RCC_GetClocksFreq(&clocks); while(1);//在此设中断后可通过读取clocks变量的成员值获取当前的时钟 } }改写此代码要求HSE8MHz、SYSCLK、HCLK、PCLK2为36MHz，PCLK1为18MHz。

#include "stm32f10x.h"

ErrorStatus HSEStartUpStatus;

int main(void) {
RCC_ClocksTypeDef clocks;

RCC_DeInit();

RCC_HSEConfig(RCC_HSE_ON);

HSEStartUpStatus = RCC_WaitForHSEStartUp();

if (HSEStartUpStatus == SUCCESS) {
FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
FLASH_SetLatency(FLASH_Latency_1);

RCC_HCLKConfig(RCC_SYSCLK_Div1);
RCC_PCLK2Config(RCC_HCLK_Div1);
RCC_PCLK1Config(RCC_HCLK_Div2);

RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_4); // 8 * 4 = 32MHz
RCC_PLLCmd(ENABLE);

while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);

RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);

while (RCC_GetSYSCLKSource() != RCC_CFGR_SWS_PLL); // 等待SYSCLK为PLLCLK

RCC_HCLKConfig(RCC_SYSCLK_Div1); // HCLK = SYSCLK = 32MHz
RCC_PCLK2Config(RCC_HCLK_Div1); // PCLK2 = HCLK = 32MHz
RCC_PCLK1Config(RCC_HCLK_Div2); // PCLK1 = HCLK / 2 = 16MHz

RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); // 8 * 9 = 72MHz
RCC_PLLCmd(ENABLE);

while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);

RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);

while (RCC_GetSYSCLKSource() != RCC_CFGR_SWS_PLL); // 等待SYSCLK为PLLCLK

RCC_GetClocksFreq(&clocks);

while (1);
}
}

我的要求是要求HSE8MHz、SYSCLK、HCLK、PCLK2为36MHz，PCLK1为18MHz。

非常抱歉，我之前理解有误。那么，根据您的要求，您可以将原来的代码修改如下：

#include "stm32f10x.h"

ErrorStatus HSEStartUpStatus;

int main(void) {
	RCC_ClocksTypeDef clocks;
	
	RCC_DeInit();
	
	RCC_HSEConfig(RCC_HSE_ON);
	
	HSEStartUpStatus = RCC_WaitForHSEStartUp();
	
	if (HSEStartUpStatus == SUCCESS) {
		FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
		FLASH_SetLatency(FLASH_Latency_1);
		
		RCC_HCLKConfig(RCC_SYSCLK_Div1);
		RCC_PCLK2Config(RCC_HCLK_Div1);
		RCC_PCLK1Config(RCC_HCLK_Div2);
		
		RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); // 8 * 9 = 72MHz
		RCC_PLLCmd(ENABLE);
		
		while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);
		
		RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
		
		while (RCC_GetSYSCLKSource() != RCC_CFGR_SWS_PLL); // 等待SYSCLK为PLLCLK
		
		RCC_HCLKConfig(RCC_SYSCLK_Div2); // HCLK = SYSCLK / 2 = 36MHz
		RCC_PCLK2Config(RCC_HCLK_Div1); // PCLK2 = HCLK = 36MHz
		RCC_PCLK1Config(RCC_HCLK_Div2); // PCLK1 = HCLK / 2 = 18MHz
		
		RCC_GetClocksFreq(&clocks);
		
		while (1);
	}
}

具体来说，我将 RCC_PLLMul_9 改为 RCC_PLLMul_9，这样得到的 PLL 输出频率为 72MHz，符合要求；将 RCC_HCLKConfig(RCC_SYSCLK_Div1) 改为 RCC_HCLKConfig(RCC_SYSCLK_Div2)，这样 HCLK 的频率为 SYSCLK / 2 = 36MHz，符合要求；将 RCC_PCLK1Config(RCC_HCLK_Div2) 改为 RCC_PCLK1Config(RCC_HCLK_Div2)，这样 PCLK1 的频率为 HCLK / 2 = 18MHz，符合要求。