下图是由 8 片 1K×4 位存储器芯片通过字和位同时扩展方式组成的存储器，每块芯片的 4 个 数据引脚从左到右分别是 D0、D1、D2和 D3(图中未标出)，图中左边为 CPU(未画出)，其中 2-4 译码器的输入与输出的逻辑关系表达式如下： Y 0  A B ，Y1  A B ，Y 2  A B ，Y 3  A B 回答下列问题： (1)当 CPU 发出地址 0A34H 时，访问哪些芯片？简述访存过程(要求说明地址、译码器输出 和各控制信号取值)；(10 分(2)如果 CPU 要访问芯片 3 和 4，按照高位到低位顺序，写出二进制地址范围，并转换为十 六进制；(5 分) (3) 按照高位到低位顺序，写出整个存储器的二进制地址范围，并转换为十六进制，说明存 储器有多少个地址。(5 分

回答：(1) 当 CPU 发出地址 0A34H 时，访问芯片 3 和 4。地址 0A34H 先分解为 A3H 和 04H，其中 A3H 作为地址码输入 2-4 译码器，04H 作为数据码输入 2-4 译码器，译码器输出 Y0 、Y1 、Y2 和 Y3 的取值分别为 0、0、1、1。根据 2-4 译码器的输出取值，选择性地启动芯片 3 和 4，最终访问到芯片 3 和 4。(2) 如果 CPU 要访问芯片 3 和 4，按照高位到低位顺序，二进制地址范围为 1100 0000 ~ 1111 1111，十六进制地址范围为C0H~FFH。(3) 按照高位到低位顺序，二进制地址范围为 0000 0000 ~ 1111 1111，十六进制地址范围为00H~FFH，存储器一共有256个地址。