用quartus13.0实现两位秒表的代码

以下是使用 Quartus 13.0 实现的两位秒表代码。该设计使用 50MHz 的时钟信号，并显示兩位数秒表计时，每个秒表计时器都可以通过两个按钮控制开始/停止和重置。

module stopwatch(
    input clk,
    input btn1,
    input btn2,
    output reg [7:0] disp1,
    output reg [7:0] disp2
    );
    
    reg [27:0] count1;
    reg [27:0] count2;
    reg [1:0] state1;
    reg [1:0] state2;
    
    always @(posedge clk) begin
        if (btn1 == 1) begin
            state1 <= state1 + 1;
            if (state1 == 2) state1 <= 0;
        end
        
        if (btn2 == 1) begin
            state2 <= state2 + 1;
            if (state2 == 2) state2 <= 0;
        end
        
        case (state1)
            0: count1 <= count1;
            1: count1 <= count1 + 1;
            2: count1 <= 28'd0;
        endcase
        
        case (state2)
            0: count2 <= count2;
            1: count2 <= count2 + 1;
            2: count2 <= 28'd0;
        endcase
    end
    
    assign disp1 = {count1[27], count1[26:24], count1[23:20], count1[19:16]};
    assign disp2 = {count2[27], count2[26:24], count2[23:20], count2[19:16]};
    
endmodule

在此代码中，我们使用了两个 28 位的寄存器 `count1` 和 `count2` 分别记录两个秒表的计数值。还有两个状态寄存器 `state1` 和 `state2`，它们将控制每个秒表的启动/停止和重置功能。我们使用 `case` 语句根据这些状态更新计数器的值。

最后，我们将计数器的值转换为两个 8 位的数码管输出，由 `disp1` 和 `disp2` 输出。