fpga四人抢答器电路原理图

根据提供的引用内容，以下是FPGA四人抢答器电路的原理图：

// 按键输入模块
module key_input(
    input clk, // 时钟信号
    input rst, // 复位信号
    input [3:0] key, // 按键输入信号
    output reg [1:0] key_sel // 按键选择信号
);

always @(posedge clk or posedge rst) begin
    if (rst) begin
        key_sel <= 2'b00;
    end else begin
        case (key)
            4'b0001: key_sel <= 2'b00; // 按键1
            4'b0010: key_sel <= 2'b01; // 按键2
            4'b0100: key_sel <= 2'b10; // 按键3
            4'b1000: key_sel <= 2'b11; // 按键4
            default: key_sel <= key_sel; // 其他情况
        endcase
    end
end

endmodule

// 抢答器模块
module buzzer(
    input clk, // 时钟信号
    input rst, // 复位信号
    input [1:0] key_sel, // 按键选择信号
    input start, // 抢答开始信号
    output reg buzzer // 蜂鸣器信号
);

reg [1:0] buzzer_sel; // 抢答器选择信号

always @(posedge clk or posedge rst) begin
    if (rst) begin
        buzzer_sel <= 2'b00;
        buzzer <= 1'b0;
    end else begin
        if (start) begin
            buzzer_sel <= key_sel;
        end else begin
            buzzer_sel <= buzzer_sel;
        end
        if (buzzer_sel == key_sel) begin
            buzzer <= ~buzzer;
        end else begin
            buzzer <= 1'b0;
        end
    end
end

endmodule

// 顶层模块
module top(
    input clk, // 时钟信号
    input rst, // 复位信号
    input [3:0] key, // 按键输入信号
    input start, // 抢答开始信号
    output reg buzzer // 蜂鸣器信号
);

wire [1:0] key_sel; // 按键选择信号

key_input key_input_inst(
    .clk(clk),
    .rst(rst),
    .key(key),
    .key_sel(key_sel)
);

buzzer buzzer_inst(
    .clk(clk),
    .rst(rst),
    .key_sel(key_sel),
    .start(start),
    .buzzer(buzzer)
);

endmodule