stm32f103 系统时钟 分频

STM32F103是一种基于ARM Cortex-M3内核的微控制器，它具有多种外设和功能。系统时钟分频是STM32F103中的一个重要特性。它可以控制MCU的主时钟源的频率，进而影响所有外设的工作频率。具体来说，STM32F103的系统时钟分频可以通过修改RCC_CFGR寄存器来设置，这个寄存器控制着时钟源和分频器的配置。

RCC_CFGR寄存器的最高两位（SWS[1:0]）用于选择主时钟源。如果需要选择HSE（高速外部时钟）作为主时钟源，则需要先使能HSE，并将SWS设置为10；如果需要选择PLL作为主时钟源，则需要先使能PLL，并将SWS设置为11。另外，RCC_CFGR还可以配置PLL输入时钟的来源和倍频因子。例如，如果选择HSE作为PLL输入时钟，那么可以通过PLLSRC位设置；如果需要将PLL的倍频因子设置为8，则可以将PLLMUL设置为0111。

最后，根据需要，可以使用APB1和APB2的分频器来降低外设的工作频率，以节省功耗。具体来说，RCC_CFGR还可以配置APB1和APB2的分频因子。例如，如果需要将APB1的分频因子设置为2，则可以将PPRE1设置为100。