vivado的除法器除数和被除数

根据引用和引用中的信息，Vivado的除法器中，Divisor表示除数，Dividend表示被除数。在调用除法器的过程中，Dividend_valid表示被除数的有效信号。除法器的输出结果是合并输出的商和余数。变量m_axis_dout_tdata的低16位表示余数，可以通过程序o_R = m_axis_dout_tdata获取。变量m_axis_dout_tdata的高16位表示商，可以通过程序o_C = m_axis_dout_tdata获取。中的信息，testbench中的i_dividend表示被除数，i_divisor表示除数。可以通过给i_dividend和i_divisor分配相应的值来设置被除数和除数。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *3* [【FPGA教程案例11】基于vivado核的除法器设计与实现](https://blog.csdn.net/ccsss22/article/details/125629052)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"]
- *2* [vivado 除法器ip核的使用](https://blog.csdn.net/weixin_46136963/article/details/123788263)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"]
[ .reference_list ]