FPGA并行矩阵计算：高性能与存储优化策略

本论文深入探讨了矩阵乘法在大规模并行计算中的应用，特别是针对国防科学技术大学硕士生邬贵明的博士论文《FPGA矩阵计算并行算法与结构》。论文聚焦于现场可编程门阵列(FPGA)这一可重构计算平台，随着FPGA技术的发展，其集成的硬件资源日益增强，使得可重构超级计算成为可能，矩阵计算在其中具有显著的加速优势。 论文首先关注矩阵乘法的FPGA实现挑战，如硬件编程复杂性、并行算法设计和硬件结构优化。作者提出了针对基本矩阵运算（如矩阵向量乘和矩阵乘）的高效FPGA设计方法，以及一种新颖的分块矩阵乘并行结构。通过循环分块等技术，作者实现了数据传输和存储的优化，显著降低了存储需求，使结构适用于处理任意规模的矩阵，提高了性能和存储效率。 接下来，论文着重介绍了一种FPGA列选主元LU分解的细粒度流水线并行算法，以及其线性阵列实现。这个并行算法充分挖掘了LU分解的流水线并行性和数据重用，不仅适用于单个线性方程组的求解，还可扩展至更复杂的多右端项问题。此外，论文还展示了全硬件实现的稠密线性方程组求解的并行结构，其核心是线性阵列，能同时进行列选主元LU分解和下三角方程组求解，且性能优于现有工作和通用处理器的软件实现。 最后，论文探讨了FPGA分块稠密矩阵分解的并行算法和实现策略，以不选主元LU分解为例，提出了分块策略和FPGA实现方法，通过一系列循环分块和时空映射等技术，有效地解决了串行分解中的瓶颈，进一步提升了并行计算效率。 这篇论文通过一系列创新的并行算法和结构设计，充分利用了FPGA的硬件特性，为大矩阵计算提供了高性能和高存储效率的解决方案，对于推进FPGA在科学和工程领域的高性能计算有着重要的理论和实践价值。