基于双核Nios II系统的数字预失真器设计与实现

基于双核Nios II系统的数字预失真器设计 数字预失真器（DPD）是现代无线通信系统中的一种高效的功放线性化方法。传统的数字预失真器一般采用FPGA+DSP的方案，结构较为复杂，成本较高。本文在FPGA芯片中构建了SoPC系统，设计了一个自适应数字预失真器（DPD），它具有集成度高、成本低等优点。 DPD的工作原理是基于记忆多项式模型，将功率放大器（PA）的非线性特性转换为线性特性，以提高通信质量。该系统采用双核Nios II处理器，实现了并行RLS算法处理，降低了传统RLS算法的复杂度，提高了预失真处理的实时性和敏捷性。 本文的主要贡献在于设计了一种基于双核Nios II系统的数字预失真器，采用记忆多项式模型作为DPD的行为模型，实现了基于查找表结构的DPD，并使用并行RLS算法提取DPD模型参数，降低了传统RLS算法的复杂度。 在FPGA中构建多查找表结构，实现了基于记忆多项式模型的DPD。双核处理器完成并行RLS算法处理，保证了DPD模型参数提取过程的执行效率。实验结果证明，该系统能够对功放的非线性进行较好补偿。 在实现过程中，我们使用了双核Nios II处理器，采用并行RLS算法处理，降低了传统RLS算法的复杂度。同时，采用查找表结构，降低了DPD模型参数提取的复杂度。 在系统设计中，我们首先设计了DPD学习过程，在该过程中，DPD不加入传输链路，基带信号直接上变频后输送至PA，双核Nios II收集基带信号和PA反馈信号。然后，我们使用并行RLS算法处理过程，双核Nios II按照图2的步骤求解出DPD模型参数向量a。最后，我们使用查找表更新过程，将a的元素值代入方程式，通过双核Nios II计算出查找表的表项值。 在系统实现中，我们使用了FPGA芯片，构建了SoPC系统，该系统具有集成度高、成本低等优点。同时，我们使用了双核Nios II处理器，实现了并行RLS算法处理，降低了传统RLS算法的复杂度。 本文设计了一种基于双核Nios II系统的数字预失真器，具有集成度高、成本低、预失真处理实时性和敏捷性等优点，能够对功放的非线性进行较好补偿，是现代无线通信系统中的一种高效的功放线性化方法。