VLSI测试方法与可测性设计详解：集成电路关键

《硬件结构图与实现图 - 国科大 - 模式识别 - 2018期末试题》主要探讨了VLSI（Very Large Scale Integration，大规模集成电路）领域的硬件结构和实现技术，特别是针对Reed-Muller扩展式硬件结构。Reed-Muller编码是一种在数字逻辑设计中常用的编码方式，用于表示多变量逻辑函数。图5.19展示了两种不同类型的实现图：(a) Reed-Muller扩展式硬件的典型结构图，这种结构通常用于高效处理复杂的逻辑函数，通过并行化和优化设计来减少延迟和资源消耗；(b) 一个具体的函数F(x1, x2, x3, x4) = x1 + x2 + x3 + x4的Reed-Muller扩展式硬件实现图，它直观地展示了如何将逻辑函数转换成硬件电路。 VLSI测试方法学和可测性设计是这本书的核心内容，它涵盖了超大规模集成电路的全面测试策略，包括电路测试的基本概念、数字电路的描述和模拟方法、组合电路和时序电路的测试生成技术、专用可测性设计如扫描和边界扫描、IDDQ测试（In-Depth Diagnostic Data Query）的原理，以及随机和伪随机测试的实践。书中还介绍了测试生成电路结构、与M序列相关的测试生成方法、内建自测试（Built-in Self-Test, BIST）原理、数据压缩结构及其关系，以及在Memory和SoC（System on Chip）等特殊应用中的可测性设计方法。 雷绍充、邵志标和梁峰合著的这本书不仅为集成电路设计、制造、测试和应用的专业人员提供实用工具，也适合高校高年级学生和研究生作为深入学习的教材。作者强调版权保护，并提供了联系方式以便读者查询和反馈。本书旨在帮助读者理解VLSI设计的复杂性，并掌握有效的测试和设计方法，确保电路产品的质量和可靠性。同时，它也为相关行业的学术交流和技术分享奠定了坚实的基础。