Genesys2 FPGA上的俄罗斯方块设计与实现

本篇论文主要探讨了作者王一土在微电子科学与工程专业背景下，针对Genesys 2 FPGA开发板设计并实现了一个俄罗斯方块游戏的过程。设计目标是在复旦微电子公司的JFM4VSX55DEMO板上构建游戏，但由于实验条件限制，作者选择了Genesys2作为临时平台，计划后续有机会再在目标板上实现。 设计规划阶段，作者明确了两点核心要求：一是游戏规则的遵循，二是硬件平台的选择。游戏的核心逻辑模块，包括方块移动、旋转、交换和游戏得分计算、判定结束等，需要按照规则精确实现，并通过功能和时序仿真进行验证。此外，为了提供直观的游戏界面，设计了一个VGA显示模块，支持640*480像素分辨率。 图像数据存储在ROM中，使用COE文件格式，这涉及到Python和Matlab的应用，通过它们处理图片和生成脚本文件。整个设计工作被划分为三个关键部分：功能逻辑模块的设计与仿真、VGA显示模块的实现、以及显示数据的处理和COE文件生成。 设计流程采用TOPDOWN方法，借助Xilinx的Vivado 2017.4 EDA工具进行开发。Vivado是设计流程的关键，它支持RTL设计、功能仿真、管脚分配、综合、布局布线直至生成可编程比特流和烧录程序。项目开发界面简洁明了，展示了Vivado软件的功能和操作流程。 这篇论文不仅涵盖了基于Genesys 2 FPGA的俄罗斯方块游戏设计的各个环节，还强调了软硬件结合的重要性，以及使用现代工具和技术如Python和Matlab进行辅助设计的方法。通过这个项目，作者不仅锻炼了系统设计和实现能力，也加深了对Vivado等EDA工具的理解。