Intel Quartus Prime 嵌入式外设IP用户手册

"嵌入式外设 IP 用户指南.pdf" 该用户指南主要涵盖了由英特尔® Quartus® Prime 设计软件提供的 IP 内核，这些内核是针对英特尔 FPGA 设备优化的，旨在简化设计和测试流程，缩短相应时间。用户可以通过 Platform Designer 的 IP 参数编辑器将 IP 内核添加到系统中，配置核心并指定它们的连接性。 在使用 Platform Designer 之前，务必查阅英特尔 Quartus Prime 软件的发布说明，了解已知问题和限制。对于一般反馈和技术支持，可以通过 Quartus Prime 软件的帮助菜单以及所有英特尔 FPGA 技术文档中的“反馈”选项进行提交。 指南中详细介绍了以下几个关键的嵌入式 IP 核： 1. Avalon-ST 多通道共享内存 FIFO 核心： - 核心概述：提供多通道数据传输和存储功能。 - 性能和资源利用率：详细列出核心在不同配置下的性能指标和资源占用。 - 功能描述：包括接口、操作模式等。 - 参数：用户可以自定义的设置，以满足特定需求。 - 软件编程模型：解释了如何与硬件交互，包括 HAL 系统库支持和寄存器映射。 - 修订历史：记录了核心的更新和改进。 2. Avalon-ST 单时钟和双时钟 FIFO 核心： - 核心概述：用于单时钟和双时钟环境的数据缓冲。 - 功能描述：包含接口、操作模式、填充级别和阈值等信息。 - 参数：允许用户定制核心的特性。 - 寄存器描述：详细列出核心寄存器的功能。 - 修订历史：列出核心的版本变更。 3. Avalon-ST 串行外围接口核心： - 核心概述：实现 SPI 接口，用于与各种串行设备通信。 - 功能描述：包括核心的接口和工作原理。 每个章节都详细地阐述了各个 IP 内核的功能、参数配置、操作方式和软件编程模型，帮助用户理解和使用这些 IP 内核，以便在 FPGA 设计中有效地集成和控制这些外设。 这份指南是针对 Altera（已被英特尔收购）的 FPGA 设计者的重要参考资料，它提供了丰富的信息，可以帮助工程师充分利用 Quartus Prime 设计套件提供的 IP 内核，提高 FPGA 应用的效率和灵活性。