ispMACH 4000系列CPLD优化参数设置指南
需积分: 2 131 浏览量
更新于2024-09-13
收藏 383KB PDF 举报
"ispMACH 4000系列CPLD的优化参数配置是提升设计效率和系统性能的关键步骤。对于使用Lattice ispLEVER开发平台的工程师来说，理解和应用这些参数至关重要。本指南强调了在开始设计之前阅读手册的重要性，并推荐采用统一的设计参数方法以增强设计的稳定性和版本管理。同时，为了获得更佳的优化效果和设计可靠性，更新到ispLEVER 5及以上版本是必要的。以下是一些关键的ispMACH 4000系列CPLD constraint选项：
1. Dt_synthesis:
- 当设置为Yes，合成工具可以利用宏单元内的T触发器节省乘积项(PT)资源。通常建议设置为Yes。
2. Xor_synthesis:
- 如果设计中寄存器的输入包含异步输入引脚信号，建议设置为No，以避免资源浪费和可能的错误。
3. Nodes_collapsing_mode:
- Fmax: 以最大化速度为目标，适用于对性能有严格要求的情况。
- Area: 以最佳资源利用率为目标，当宏单元占用较高但无特定性能需求时考虑。
- Speed: 平衡速度和资源利用率，通常是通用的最佳选择。建议首先尝试Speed选项。
4. Max_pterm_collapse:
- 这个选项定义了每个宏单元可以使用的最大乘积项数量。默认值通常足够，但在布线失败时，可以降低该值至最大值的60%~80%以提高布线成功率。
5. Max_fanin:
- 定义每个宏单元的最大扇入数。默认值通常适用，但如果遇到fit失败（如ispLEVER警告GLB输入超过36），可以降低至最大值的60%~80%。
在进行CPLD设计时，应根据具体需求灵活调整这些参数，并进行多次尝试以找到最佳配置。在资源充足但布线失败的情况下，合理调整Max_pterm_collapse和Max_fanin可以有效改善设计的实现可能性。理解并熟练掌握这些参数对于优化ispMACH 4000系列CPLD的设计至关重要，能够显著提高设计质量和性能。"
Lattice ispLEVER 开发平台关于
ispMACH 4000 系列 CPLD 优化参数指南
说明：
建议所有工程师在使用 Lattice CPLD 前，先阅读本手册。
特别要按照文中最后描述的“统一设计参数的方法”将项目组的优化
与约束参数统一起来，便于提高稳定度与版本管理。
为了提高优化效果和设计的可靠性，请升级到 ispLever5 以上的版本。
ispLever 3.0/3.1/4.1 是中间版本。
Lattice ispLEVER 开发工具中关于 ispMACH4000 系列 CPLD 的一些常用
constraint 选项要点如下：
1．Dt_synthesis
Yes: 允许 fitter 使用宏单元中的 T 触发器来节省乘积项(PT )资源。
建议选 Yes。
2． Xor_synthesis
Yes: 允许 fitter 使用宏单元中的硬 XOR 门来节省乘积项(PT )资源。
当寄存器的输入包含异步输入引脚信号时，建议选择 No。
3. Nodes_collapsing_mode
Fmax: 该选项以速度性能为目标来优化逻辑。
Area: 该选项以最佳资源利用率为目标来优化逻辑。
Speed: 该选项以速度性能为目标且兼顾资源利用率来优化逻辑。
一般情况下，如果没有性能要求时，而宏单元占用较多时，可考虑 Area 选
项，尤其当 Utilize Clock Enable 选为 No 时。如果性能要求为首选时，可先考虑
Fmax 选项。而 Speed 选项在性能上接近 Fmax 选项，但资源利用率比 Fmax 选
项好。以上选择方法适合大多数情况，但具体设计对这三种选项都作尝试，仍
不失为可取的设计流程。建议首先选择“Speed”尝试。
4． Max_pterm_collapse
该选项是指每个宏单元使用的最大乘积项数目。
一般情况下，选缺省值。如宏单元数未超过器件最大值，但 fit 失败，可适
当降低该值，或与 Max_fanin 结合考虑，通过预留逻辑资源，提高布线布通
率。一般来说，资源仍有余量，但是当布线失败时可以将该值减为最大值的 60
％～80％。
5. Max_fanin
该选项是指每个宏单元的最多扇入数目。
一般情况下，选缺省值。如宏单元数未超过器件最大值，但 fit 失败（如
下载后可阅读完整内容，剩余3页未读，立即下载
2021-01-19 上传
197 浏览量
133 浏览量
点击了解资源详情
2009-10-13 上传
121 浏览量
172 浏览量
203 浏览量
2020-11-06 上传
