
18 www.xilinx.com/cn Spartan-3 系列 FPGA 用户指南
UG331 (v1.3) 2008 年 2 月 14 日
R
悬挂模式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
电路板设计和信号完整性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
同步开关输出. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
电源分配系统设计和去耦 / 旁路电容器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
不使用内部电荷泵或自由运行振荡器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
大摆幅信号. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
相关技术文档. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
第 19 章 : 电源管理解决方案
概述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 485
Spartan-3A/3AN/3A DSP 的悬挂模式. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 486
悬挂功能和优点 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 487
悬挂模式的设计准备 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 487
进入悬挂模式. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 488
退出悬挂模式. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490
PROG_B 编程引脚始终覆盖悬挂模式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 491
悬挂模式时序示例 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 491
启用悬挂功能. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 492
通过用户约束文件 (UCF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 492
通过 BitGen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
定义悬挂模式下的 I/O 行为 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
单端 I/O 标准 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
差分 I/O 标准 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
SUSPEND 约束 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494
在悬挂模式下保留的应用状态 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494
悬挂模式唤醒时序控制 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494
唤醒时序时钟源 (sw_clk) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 495
将输出从悬挂模式切换到常规行为 (sw_gts_cycle) . . . . . . . . . . . . . . . . . . . . . . . . . 496
释放时钟控制单元上的写保护 (sw_gwe_cycle) . . . . . . . . . . . . . . . . . . . . . . . . . . . 496
在悬挂模式下不受影响的专用配置引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 496
SUSPEND 引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 496
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
SUSPEND 输入毛刺滤波器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
对 FPGA 配置的影响. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
如果不使用悬挂模式则将 SUSPEND 接 GND. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
AWAKE 引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498
常规行为 (禁用悬挂功能) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498
启用悬挂功能后的 AWAKE 引脚行为 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498
从外部源控制唤醒. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498
在悬挂模式下允许的 JTAG 操作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499
使用悬挂模式时的配置后 CRC 限制 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499
悬挂模式比特流生成器选项 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 500
悬挂模式下的 FPGA 电压要求 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 500
悬挂模式下的电源要求 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501
休眠模式. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501
强制 FPGA 降至静态电流电平 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501
进入休眠模式. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501
Spartan-3A/3AN/3A DSP FPGA:关闭 V
CCO
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 502
Spartan-3E 和 Spartan-3 FPGA:保持与外部带电器件连接的 I/O Bank
上的 V
CCO
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 502
退出休眠模式. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 504
设计考虑事项. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 504