重庆邮电大学数字电路实验：时钟与秒表设计详解

本实验报告主要围绕"2019210624-沈怡然-数字电路与逻辑基础实验A1"展开，关注于一个具有复杂功能的时钟系统的设计和实现。系统顶层模块包含了多种计时功能，如小时、分钟、秒计时，以及进位、暂停、整点报时、秒表计时、调频和12/24进制显示切换。该时钟设计巧妙地利用了74390等数字逻辑器件，如模8计数器来实现不同的计数和进位操作。 具体来说，时钟信号首先经过分频模块，将50MHz的输入信号分频为1kHz、500Hz和1Hz，以适应不同功能的需求。分频模块的关键设计是通过74390实现的2、5、100分频，通过级联计数器实现模100的计数功能。这个过程通过模拟电路图（图2和图3）展示了分频器的结构和工作原理。 在计时模块中，分、秒计时功能采用了74390作为模60的计数器，它每满60就进行一次进位，这部分设计巧妙地结合了模10和模6的计数策略，确保计数的准确性和稳定性。此外，秒表模块采用了更高的频率（100Hz），通过模60*模60*模100计数器实现，确保秒表计时的精确性。 数码管显示模块是整个系统的重要组成部分，它利用counter6、dig_select、seg_select和decoder等模块协同工作，根据计数器的结果动态显示出相应的数字。同时，系统还包括整点报时功能，通过比较当前计数时间和预设时间，实现定时报时；以及12/24小时制切换，通过6号开关控制，使得时钟在0-11小时显示上午时间，12-23小时显示下午时间，并伴有相应的LED灯指示。 本实验不仅涵盖了数字电路基础理论的应用，如计数器设计、分频技术，还涉及到了实际问题的解决策略，如电路模块化设计和功能的集成，充分体现了数字电路在实际设备中的实用价值。通过这次实习，学生能够深入了解数字逻辑的实践操作和系统集成技巧。