Altera MAX II CPLD JTAG编程与测试指南

"这份文档是Altera公司的1270 CPLD芯片的用户手册，主要讲解了该芯片的JTAG（Joint Test Action Group）边界扫描测试功能和在系统编程(ISP)特性，遵循IEEE Std.1149.1-2001标准。" 在CPLD（Complex Programmable Logic Device）设计中，1270CPLD提供了对IEEE 1149.1 JTAG标准的全面支持，这是一种用于数字电路测试和调试的标准协议。JTAG边界扫描测试允许在电路板级进行故障检测和诊断，而无需拆卸设备或接触内部连接。这种测试可以在VCCINT电源和所有VCCIO电源银行完全供电，并且经过CONFIG时间后进行。 MAX II系列器件利用JTAG端口不仅实现了边界扫描测试，还支持在系统编程。用户可以使用Quartus II软件或硬件配合编程对象文件(.pof)，或者Jam Standard Test and Programming Language (STAPL) 文件(.jam)以及Jam Byte-Code 文件(.jbc)来实现这一功能。这意味着设计者能够在不拆除设备的情况下更新CPLD的配置，大大提高了开发效率和现场维护的便利性。 JTAG引脚支持1.5V、1.8V、2.5V和3.3V的I/O标准，具体支持的电压等级和标准取决于它们所在的VCCIO电源银行。这些专用的JTAG引脚位于MAX II设备的所有Bank1中。 表3-1列出了MAX II器件支持的部分JTAG指令，例如SAMPLE/PRELOAD指令，其代码为000000010。该指令通常用于在测试模式下加载或读取设备寄存器的状态。完整的JTAG指令集可能包含更多其他指令，如TEST LOGIC RESET (TLR)用于初始化JTAG链，或SELECT DR SCAN (SDR)和SELECT IR SCAN (SIR)用于选择数据寄存器(DR)或指令寄存器(IR)进行操作。 1270CPLD通过JTAG接口提供了强大的测试和编程能力，使得硬件工程师能够更高效地开发和调试基于MAX II系列的复杂电子系统。这本手册将深入阐述这些功能的具体使用方法，是理解和应用1270CPLD不可或缺的技术参考。