TMS320F28027中断流程详解：PIE与时钟管理

本课件是关于TI公司的TMS320F28027数字信号控制器的第二讲，主要探讨了"中断和时钟"的相关知识。讲座由黄灿水教授于2015年3月进行，内容涵盖了中断的基本概念、中断优先级以及中断管理的三级结构。 中断在计算机系统中起着关键作用，它是处理器在执行过程中响应外部或内部事件的一种机制。中断源包括定时器溢出、AD转换完成、输入引脚信号变化等，它们向CPU发送请求，要求暂停当前任务以处理这些事件。中断优先级确保了在多个中断请求同时发生时，CPU能按照预设顺序处理。 中断向量是中断服务程序的入口地址，存放在中断向量表中，这个表根据CPU支持的中断类型和数量动态分配空间。TMS320F28027的中断管理分为CPU级、外设级和PIE（Peripheral Interrupt Expansion）级。外设级负责将中断请求传递到PIE，PIE进行分组和仲裁，根据中断屏蔽寄存器（IER）和INTM的状态来决定是否响应。可屏蔽中断如INT1至XINT3可以通过配置IER和INTM来控制，而不可屏蔽中断如XRS、NMI和INTR指令则会立即触发。 中断简化流程可以概括为以下几个步骤：中断请求发生时，PIEFRx寄存器检测到中断，然后检查PIEIERx寄存器以确定是否应该响应。如果有中断源被接受（PIEACKx=1），则进入中断源处理阶段。接下来，中断标志寄存器（IFR）更新并可能清除中断请求，如果中断允许寄存器（IER）也允许该中断，则INTM设置为1，导致程序跳转到中断服务子程序（ISR）。完成ISR处理后，返回到中断前的状态，继续执行原来的代码。 中断外设中断分组表INTx.1至INTx.8列出了TMS320F28027的中断功能映射，如定时器、ADC和PWM中断等。通过理解这些概念，用户可以优化中断管理，提高系统响应速度和效率。 此外，时钟管理也是课程的一部分，但具体的时钟设计、配置和使用细节未在提供的部分中详细阐述。时钟是所有处理器操作的基础，对实时性和系统性能至关重要。掌握中断和时钟管理对于TMS320F28027的正确使用和设计是不可或缺的。