时序逻辑电路复习：锁存器与触发器详解

"本资源主要介绍了锁存器与触发器，包括它们的种类、功能表、特征方程和状态图，以及如何分析和设计时序逻辑电路，涉及到S-R触发器、D触发器、J-K触发器和T触发器。" 在数字逻辑电路中，锁存器和触发器是构建时序逻辑电路的基础组件。锁存器是一种能够存储数据的电路，当输入信号改变时，其状态会被更新或保持，而触发器则是在特定时钟脉冲的控制下进行状态切换。电平有效和边沿有效的区别在于，电平有效锁存器在输入信号维持一定电平时改变状态，而边沿有效触发器则在输入信号的上升沿或下降沿改变状态。 S-R触发器，也称为锁存器，由S（Set）和R（Reset）输入决定其状态。当S和R均为0时，状态维持不变；S为1且R为0时，输出置1；S为0且R为1时，输出清0；而S和R同时为1时，电路处于不定状态，需要避免。S-R触发器有主从结构和基本结构，它们的状态转换通过特征方程Q* = S + R'·Q来描述，且需满足S·R = 0的约束条件，以防止不确定状态的发生。 D触发器也是一种锁存器，其特点是输出Q*始终等于输入D，即Q* = D。如果存在使能端EN，则变为Q* = EN·D + EN'·Q，只有在时钟脉冲有效时，D的改变才会被锁存。 J-K触发器提供更丰富的功能，可以实现状态的翻转、保持和清除。其状态转换由J和K输入决定，特征方程为Q* = J·Q' + K'·Q。当J=1，K=0时，状态翻转；J=0，K=1时，状态清0；J=K=1时，状态翻转；J=K=0时，状态保持。 T触发器通过输入T控制状态翻转，特征方程为Q* = T·Q' + T'·Q。当T=1时，无论当前状态Q如何，下一状态都会翻转；T=0时，状态保持。 时序逻辑电路分析和设计通常涉及以下几个步骤：理解电路的逻辑功能，编写输出方程，确定激励方程，绘制状态图，创建状态表，最后建立状态方程。对于给定的电路，我们需要根据输入和时钟信号的关系，正确写出特征方程并绘制出相应的状态转换图，以便理解和预测电路的行为。 时序逻辑电路如计数器、寄存器和移位寄存器等，都是基于锁存器和触发器构建的。通过这些基础单元的组合，我们可以设计出复杂的数字系统，例如计算机内存、计数器和序列发生器等。理解并掌握锁存器和触发器的工作原理及其在时序逻辑电路中的应用，是深入学习数字电子技术的重要部分。