FPGA实现的矩阵计算并行算法与高效线性方程组求解结构

"这篇博士学位论文主要探讨了在FPGA（Field-Programmable Gate Array，现场可编程门阵列）平台上实现稠密线性方程组求解的并行算法和结构，旨在解决硬件编程、并行算法设计以及硬件结构优化等问题。作者针对基本矩阵运算，如矩阵向量乘和矩阵乘，提出了高效的分块矩阵乘并行结构，通过循环分块和一系列优化技术降低存储需求。此外，论文还提出了细粒度流水线并行算法用于FPGA上的列选主元LU分解，这种算法能够应用于下三角方程组求解和多右端项的线性方程组求解。论文中设计的线性阵列结构实现了并行算法，同时支持列选主元LU分解和下三角方程组的求解。最后，论文还研究了FPGA上分块稠密矩阵分解的并行算法，采用分而治之的策略进行矩阵分解，结合循环分块和时空映射等技术。" 这篇论文详细阐述了FPGA在高性能计算中的应用，特别是对于大数据环境下的稠密线性方程组求解。作者首先介绍了FPGA作为可重构计算平台的优势，尤其是在矩阵计算加速方面的潜力。面对现有矩阵计算硬件结构占用资源过多、存储需求高和带宽需求大的问题，论文提出了新的设计方法和优化策略。 其中，第一部分重点是面向基本矩阵运算的FPGA设计，通过时空映射和模型构建，设计出高性能、高存储效率的分块矩阵乘并行结构。实验表明，这种方法在处理任意规模矩阵时，不仅性能优越，还能显著减少存储需求。 第二部分，论文提出了FPGA上的列选主元LU分解细粒度流水线并行算法，该算法能充分利用流水线并行和数据重用，可扩展至下三角方程组和多右端项线性方程组的求解。线性阵列结构的提出，使得并行算法得以硬件实现，同时执行列选主元LU分解和下三角方程组求解。 第三部分，论文聚焦于FPGA上的分块稠密矩阵分解，通过不选主元的LU分解策略，提出了一种分块方法，并给出了FPGA实现的途径。这种方法采用循环分块和时空映射等手段，优化了矩阵分解过程。 这篇论文为FPGA在大规模线性代数问题中的应用提供了重要的理论基础和技术支持，对于提升计算效率和解决大容量数据处理中的线性方程组求解具有重要意义。