Cadence原理图组装清单实践指南：方法对比与优化

本文主要讨论了在Cadence软件中使用CANDENCE进行原理图组装清单的实践方法。CANDENCE是一款广泛应用于电子设计自动化(EDA)的工具，适用于ASIC、FPGA和PCB设计等多个领域。文章首先介绍了CANDENCE的基本功能和用途。 传统的组装清单制作方法通常有两种。方法一涉及导出Boom单，即原理图组件列表，然后手动将型号、数量和位号等信息复制到表格中，并补充其他必要细节。 Boom单如图1所示，虽然操作相对简单，但可能存在信息遗漏的情况，因为需要额外填写一些表格列。 方法二则是在创建元器件封装时直接嵌入组装清单所需的信息。这一步骤通过双击器件打开userproperties界面，添加自定义信息，如图4所示。这种方法的优点是Boom单制作速度快，但封装建立过程可能较为繁琐，特别是对于大量或复杂封装，查找和重复利用信息可能会变得不便。 作者针对方法一提出了个人改进方案，即创建一个《优选目录》，也就是一个器件信息表。在原理图绘制完成后，规范器件型号和封装信息是一个关键步骤，包括使用Edit/Browse/Parts功能选择元件并使用CTRL+E快捷键进入编辑界面，如图5和图7所示。在这个过程中，可以批量处理并确保信息的一致性和准确性。 本文详细讲解了在Cadence的CANDENCE环境下，如何高效地制作组装清单，以及不同方法的优缺点，并提供了一种实用的优化策略，以提高工作效率和数据管理的准确性。这对于电子设计工程师来说，是一项实用的技能指导。